检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

基于非挥发存储器的存内计算技术

物理学报 2022年第14期71卷 396-414页

作者：周正黄鹏康晋锋北京大学集成电路学院北京100871

通过在基本单元上集成存储和计算功能,存内计算技术能够显著降低数据搬运规模,被广泛认为是突破传统冯·诺依曼计算架构性能瓶颈的新型计算范式.非挥发存储器件兼具非易失特性和存算融合功能,是实现存内计算的良好功能器件.本文首先介... 详细信息

通过在基本单元上集成存储和计算功能,存内计算技术能够显著降低数据搬运规模,被广泛认为是突破传统冯·诺依曼计算架构性能瓶颈的新型计算范式.非挥发存储器件兼具非易失特性和存算融合功能,是实现存内计算的良好功能器件.本文首先介绍了存内计算范式的基本概念,包括技术背景和技术特征.然后综述了用于实现存内计算的非挥发存储器件及其性能特征,包含传统闪存器件和新型阻变存储器;进一步介绍了基于非挥发存储器件的存内计算实现方法,包括存内模拟运算和存内数字运算.之后综述了非挥发存内计算系统在深度学习硬件加速、类脑计算等领域的潜在应用.最后,对非挥发型存内计算技术的未来发展趋势进行了总结和展望.

关键词：存内计算非挥发存储器闪存阻变存储器

维普期刊数据库博看期刊

在线全文

学校读者我要写书评

暂无评论

一种基于斯格明子介质的高效存内计算框架

计算机研究与发展 2019年第4期56卷 798-809页

作者：刘必成顾海峰陈铭松谷守珍陈闻杰上海市高可信计算重点实验室(华东师范大学) 上海200062

存内计算(processing in memory, PIM)作为一种新兴的技术,支持数据在存储单元内就地处理,减少了数据的移动并增加了数据的并行处理,在一定程度上弥补了冯·诺依曼架构的缺陷.和传统易失随机存储介质相比,赛道型内存(racetrack memory, ... 详细信息

存内计算(processing in memory, PIM)作为一种新兴的技术,支持数据在存储单元内就地处理,减少了数据的移动并增加了数据的并行处理,在一定程度上弥补了冯·诺依曼架构的缺陷.和传统易失随机存储介质相比,赛道型内存(racetrack memory, RM)具有密度大、非易失且静态功耗低等特点,支持高效的存内计算.为解决性能与功耗问题,提出了一种新型的基于斯格明子(Skyrmion)介质的非易失性存内计算框架.该框架采用斯格明子赛道内存(Skyrmion-based racetrack memory)作为存储单元,采用斯格明子逻辑门(Skyrmion-based logic gate)构成的加法/乘法器组成计算单元,无须大量CMOS(complementary metal oxide semiconductor)电路辅助,设计复杂度大大降低.同时,通过在电路级优化存储单元读写端口数目与在系统级改进内存地址映射方式,大幅提高该框架的运行效率.实验结果表明:相比基于磁畴壁(domain-wall)的非易失性存内计算框架,提出的框架在运行时间上节省了48.1%,同时在能耗上节省了42.9%.

关键词：斯格明子非易失性存储存内计算赛道存储地址映射

基于硫基相变材料的存内计算器件与集成芯片(特邀)

在线全文

学校读者我要写书评

暂无评论

光学学报 2024年第15期44卷 382-401页

作者：许恺贠亦婷张嘉欣李想王威权魏茂良雷坤皓李钧颖林宏焘浙江大学信息与电子工程学院脑机智能国家重点实验室微纳电子学与智能系统浙江省重点实验室浙江杭州310027 国科大杭州高等研究院浙江杭州310024

从材料、集成工艺、器件和网络4个方面回顾了硫基相变材料及其集成器件与集成存内计算光网络的研究进展,聚焦于材料损耗、器件性能、大规模集成工艺和网络可扩展性问题,探讨了存内计算器件与集成芯片存在的挑战和可行的解决方案。构建... 详细信息

从材料、集成工艺、器件和网络4个方面回顾了硫基相变材料及其集成器件与集成存内计算光网络的研究进展,聚焦于材料损耗、器件性能、大规模集成工艺和网络可扩展性问题,探讨了存内计算器件与集成芯片存在的挑战和可行的解决方案。构建高速、低功耗的硫基相变材料通用型存内计算芯片,是实现大数据量计算应用场景下高性能加速、计算能效大幅提升的一个极具前景的技术路径。

关键词：集成光学器件存内计算硅基光子学硫基光子学相变材料光学神经网络

基于压控自旋轨道矩磁性随机存储器的存内计算全加器设计

在线全文

学校读者我要写书评

暂无评论

电子与信息学报 2023年第9期45卷 3228-3233页

作者：刘晓刘迪军张有光罗力川康旺北京航空航天大学电子信息与工程学院北京100191 北京航空航天大学集成电路科学与工程学院北京100191

随着互补金属氧化物半导体技术的特征尺寸的不断缩小,其面临的静态功耗问题缩越来越突出。自旋磁随机存储器(MRAM)由于其非易失性、高速读写能力、高集成密度和CMOS兼容性等良好特性,受到了学术界的广泛关注和研究。该文采用电压调控的... 详细信息

随着互补金属氧化物半导体技术的特征尺寸的不断缩小,其面临的静态功耗问题缩越来越突出。自旋磁随机存储器(MRAM)由于其非易失性、高速读写能力、高集成密度和CMOS兼容性等良好特性,受到了学术界的广泛关注和研究。该文采用电压调控的自旋轨道矩随机存储器设计了一个存内计算可重构逻辑阵列,能够实现全部布尔逻辑功能和高度并行计算。在此基础上设计了存内计算全加器并在40 nm工艺下进行了仿真验证。结果表明,与当前先进研究相比,该文提出的全加器具有更高的并行度,能够实现更快的计算速度(约1.11 ns/bit)和更低的计算功耗(约5.07 fJ/bit)。

关键词：全加器存内计算自旋轨道距磁隧道结可重构

在线全文

学校读者我要写书评

暂无评论

基于静态随机存取存储器的存内计算研究进展

电子与信息学报 2022年第11期44卷 4041-4057页

作者：蔺智挺徐田童忠瑱吴秀龙汪方铭彭春雨卢文娟赵强陈军宁安徽大学电子信息工程学院合肥230601

随着“算力时代”到来,大规模数据需要在存储器和处理器之间往返,然而传统冯·诺依曼架构中计算与存储分离,无法满足频繁访问的需求。存内计算(CIM)技术的诞生突破了冯·诺依曼瓶颈,打破了传统计算架构中的“存储墙”,因此对于“算力时... 详细信息

随着“算力时代”到来,大规模数据需要在存储器和处理器之间往返,然而传统冯·诺依曼架构中计算与存储分离,无法满足频繁访问的需求。存内计算(CIM)技术的诞生突破了冯·诺依曼瓶颈,打破了传统计算架构中的“存储墙”,因此对于“算力时代”具有革命性意义。由于静态随机存取存储器(SRAM)读取数据的速度快且与先进逻辑工艺具有较好的兼容性,因此基于SRAM的存内计算技术受到国内外学者的关注。该文主要概述了基于SRAM的存内计算技术在机器学习、编码、加解密算法等方面的应用;回顾了实现运算功能的各种电路结构,比较了各类以模数转换器(ADC)为核心的量化技术;之后分析了现有存内计算架构面临的挑战并且给出了现有的解决策略,最后从不同方面展望存内计算技术。

关键词：静态随机存取存储器存内计算人工智能卷积神经网络模数转换器

同方期刊数据库

在线全文

学校读者我要写书评

暂无评论

基于SRAM和NVM的存内计算技术综述

计算机研究与发展 2024年第12期61卷 2937-2951页

作者：张章施刚王启帆马永波刘钢钱利波合肥工业大学微电子学院合肥230601 上海交通大学电子信息与电气工程学院上海200240 西安电子科技大学杭州研究院杭州311231

集存储与计算于一身的快速低功耗存内计算架构,突破了存储与计算分离的传统冯·诺依曼体系,解决了限制处理器算力的“内存墙”问题,成为新型计算架构的研究热点.存内计算的基础器件包括高速且工艺成熟的静态随机存取存储器(static RAM,S... 详细信息

集存储与计算于一身的快速低功耗存内计算架构,突破了存储与计算分离的传统冯·诺依曼体系,解决了限制处理器算力的“内存墙”问题,成为新型计算架构的研究热点.存内计算的基础器件包括高速且工艺成熟的静态随机存取存储器(static RAM,SRAM)、低功耗高响应且非易失的忆阻器(memristor)、高密度低静态功耗非易失的磁性随机存取存储器(magnetic RAM,MRAM).研究者们基于上述器件完成大量存内计算研究,但是关于这些存内计算架构全面且系统总结的文献综述仍然缺失.首先从SRAM、忆阻器、MRAM方向出发概述了不同器件的存内计算原理、当前存内计算架构发展状况和实际应用场景等.然后针对当前存内计算架构存在的各种问题和挑战给出了现有解决方案和未来解决方向.最后对基于以上器件的存内计算研究重点进行了总结并概述了目前的研究短板、展望未来的发展方向.

关键词：非冯·诺依曼静态随机存取存储器忆阻器磁性随机存取存储器存内计算

在线全文

学校读者我要写书评

暂无评论

面向忆阻器存内计算架构的高能效编解码机制

中国科学：信息科学 2024年第8期54卷 1827-1842页

作者：黄禹郑龙刘海峰邱启航辛杰廖小飞金海华中科技大学大数据技术与系统国家地方联合工程研究中心武汉430074 华中科技大学服务计算技术与系统教育部重点实验室武汉430074 华中科技大学集群与网格计算湖北省重点实验室武汉430074 华中科技大学计算机科学与技术学院武汉430074 之江实验室杭州311121

近年来,以忆阻器为代表的存内计算架构被广泛研究,用于加速各种应用,并有望突破冯·诺伊曼(von Neumann)架构面临的内存墙瓶颈.本文观察到忆阻器计算操作的能源消耗存在不对称性,即在低电阻状态下对忆阻器单元的操作能耗可能比在高电阻... 详细信息

近年来,以忆阻器为代表的存内计算架构被广泛研究,用于加速各种应用,并有望突破冯·诺伊曼(von Neumann)架构面临的内存墙瓶颈.本文观察到忆阻器计算操作的能源消耗存在不对称性,即在低电阻状态下对忆阻器单元的操作能耗可能比在高电阻状态下高出数个数量级.这为通过减少低电阻状态单元的数量来节省计算能源提供了机会.为此,本文提出了一套通用且高效的忆阻器编解码机制,可以无缝集成到现有加速器中,并且不会影响其计算结果.在编码部分,设计了一个基于减法的编码器,实现了低电阻状态到高电阻状态的编码转换,并将编码问题表述为图遍历问题以实现最优的编码结果在解码部分,配备了一个轻量级的硬件解码器,用于还原编码的计算结果,并且避免引入额外的计算时间开销。实验结果显示,本方案在机器学习和图计算等多个领域取得不俗效果,分别实现了高达31.3%和56.0%的能源节约.

关键词：存内计算忆阻器加速器高能效机器学习图计算

同方期刊数据库

基于卷积神经网络的逐级唤醒存内计算控制器设计

在线全文

学校读者我要写书评

暂无评论

计算机工程 2024年第6期50卷 328-335页

作者：宋庆增刘向东许康为刘佳辉任二祥骆丽魏琦乔飞天津工业大学计算机科学与技术学院天津300387 北京交通大学电子信息工程学院北京100091 清华大学精密仪器系北京100084 清华大学电子工程系北京100084

随着人工智能的发展,边缘端设备对智能图像处理的需求急剧增加。目前边缘端设备主要面临能量受限、吞吐率较低等问题。无人机在侦察过程中,根据任务要求需进行复杂的地形分析、物体识别和环境监测等任务,这些任务常常会给设备带来严重... 详细信息

随着人工智能的发展,边缘端设备对智能图像处理的需求急剧增加。目前边缘端设备主要面临能量受限、吞吐率较低等问题。无人机在侦察过程中,根据任务要求需进行复杂的地形分析、物体识别和环境监测等任务,这些任务常常会给设备带来严重的功耗问题,并且严重影响无人机的飞行时间。针对上述问题,提出一种基于卷积神经网络的逐级唤醒存内计算控制器设计方案,控制器内部能够完成分类型网络的前向推理,可根据分类结果唤醒对应的边缘端设备。控制器的模拟部分采用存算一体计算模式,数字部分采用分块的处理方式,在运行过程中可将空闲模块休眠,以降低系统的整体功耗。此外,控制器内部还集成了级联接口,可以将复杂任务分解为多个层级的子任务,并将其部署到级联的控制器上,从而实现多级唤醒,使系统具备提前输出的潜力。实验采用ResNet-14作为神经网络模型,数据集采用CIFAR-10数据集。实验结果表明,在10 MHz的时钟频率下,基于卷积神经网络的逐级唤醒存内计算控制器可以实现60帧/s的检测帧率,并且分类精度达到84.61%,验证了该架构在能量受限应用场景下的可行性和高效性。

关键词：逐级唤醒存内计算神经网络目标分类 ResNet结构

在线全文

学校读者我要写书评

暂无评论

存内计算电路的研究与设计

存内计算电路的研究与设计

作者：张雨欣电子科技大学

学位级别：硕士

随着大数据时代的来临,许多应用对系统的能效要求也越来越高。传统上,几乎所有的大数据应用都依托于冯诺依曼架构实现。冯诺依曼架构中的中央处理器与存储器相互独立,执行运算时二者之间存在大量且频繁的数据传输,造成了严重的能量损耗... 详细信息

随着大数据时代的来临,许多应用对系统的能效要求也越来越高。传统上,几乎所有的大数据应用都依托于冯诺依曼架构实现。冯诺依曼架构中的中央处理器与存储器相互独立,执行运算时二者之间存在大量且频繁的数据传输,造成了严重的能量损耗,而且支持数据传输的总线带宽有限,从而限制了系统的运算速度,以上问题即著名的“冯诺依曼瓶颈”。为了突破冯诺依曼架构中的局限性,存内计算架构应运而生。它将存储单元和计算单元合二为一,不仅具有常规存储器的读写功能,还可以支持在存储器中直接进行多种运算,因此减少了大量中间数据搬移过程,进而提高了计算系统的整体能效。当前主流存内计算架构主要基于三类存储器实现:静态随机存储器、忆阻器式存储器、Flash存储器。静态随机存储器具有较快的读写速度,但一般仅支持单bit权重存储,限制了它的应用场景。忆阻器式存储器的鲁棒特性较差。Flash存储器可支持多bit的权重存储,可实现高密度存储,且具有非易失性的存储特点,适合于不需要频繁擦写的应用。因此在本文中基于ESF3 NOR Flash存储器进行存内计算电路设计,将其应用于执行卷积神经网络中的卷积操作。因为卷积运算时的卷积核一般较为固定,不需要在存储阵列中频繁擦写。而且卷积操作即乘加运算过程,通过ESF3存储器件很容易完成。本文中搭建了规模为1024x512的ESF3 NOR Flash存储阵列模型,每个存储单元支持3bit数据存储。基于VGG-16 Net搭建了卷积神经网络用于对存内计算电路的性能进行仿真验证。使用过半顶值量化的方式将全精度卷积神经网络量化为有限精度的卷积神经网络。基于40nm工艺完成了多bit存内计算外围电路的设计及仿真。基于以上设计,此ESF3 NOR Flash存内计算电路可支持4bit的乘加运算,使用Cifar-10数据集进行识别验证时可达到91.2%的识别准确度,并且可以实现54.7TOPS/W的系统能效。

关键词：存内计算 NOR Flash存储器 ESF3器件卷积神经网络