检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

基于遗传算法的电压岛感知的多电压分配

浙江大学学报（理学版） 2013年第1期40卷 56-61,66页

作者：杜世民夏银水戚利侠宁波大学科学技术学院浙江宁波315212 宁波大学信息科学与工程学院浙江宁波315212

功耗是当前SoC设计所面临的最大挑战之一,多电压设计是一种降低SoC芯片功耗的有效方法.在后布局阶段应用多电压设计,首先对现有电源网络复杂性度量方法进行改进,然后提出了一个同时考虑功耗、电源网络复杂性及电平转换器的新目标函数,... 详细信息

功耗是当前SoC设计所面临的最大挑战之一,多电压设计是一种降低SoC芯片功耗的有效方法.在后布局阶段应用多电压设计,首先对现有电源网络复杂性度量方法进行改进,然后提出了一个同时考虑功耗、电源网络复杂性及电平转换器的新目标函数,并采用遗传算法进行最优电压分配.对GSRC测试电路的实验结果表明,所提出的算法不仅能有效降低芯片功耗,同时可以将多电压设计的额外开销控制在一个较低的水平.此外,改进的电源网络复杂性度量方法在功耗节省和电平转换器数量方面较已有的有一定的优势.

关键词：功耗多电压设计电压岛遗传算法电平转换器

在线全文

学校读者我要写书评

暂无评论

基于CPF格式的多电压芯片设计

中国集成电路 2009年第9期18卷 52-55,59页

作者：王殿超易兴勇潘亮北京中电华大电子设计有限责任公司北京100015

集成电路进入SoC时代以来,功耗已经成为与面积和性能同等重要的设计目标,在无线、移动和嵌入式应用中,功耗指标已经成为最重要的因素之一。本文概述了多电压设计的概念,设计中的注意事项,以Cadence公司CPF格式定义电压转换器,采用130nm... 详细信息

集成电路进入SoC时代以来,功耗已经成为与面积和性能同等重要的设计目标,在无线、移动和嵌入式应用中,功耗指标已经成为最重要的因素之一。本文概述了多电压设计的概念,设计中的注意事项,以Cadence公司CPF格式定义电压转换器,采用130nm多电压工艺库进行了芯片设计。结果表明,芯片中采用多电压设计技术可以有效的降低芯片的动态功耗。

关键词： CPF格式多电压设计动态功耗

在线全文

学校读者我要写书评

暂无评论

宽范围低功耗亚阈值电平转换单元的设计

微电子学与计算机 2015年第8期32卷 77-81页

作者：卢奕岑蒋见花袁甲商新超中国科学院微电子研究所北京100029

在现代集成电路设计中,常采用多电压域的设计方法来降低系统功耗.为满足供电电压不同的电压域之间信号电平的转换,需要插入电平转换单元(Level Shifter).提出了一种宽范围低功耗电平转换单元结构,该单元采用多阈值晶体管技术,使用二极... 详细信息

在现代集成电路设计中,常采用多电压域的设计方法来降低系统功耗.为满足供电电压不同的电压域之间信号电平的转换,需要插入电平转换单元(Level Shifter).提出了一种宽范围低功耗电平转换单元结构,该单元采用多阈值晶体管技术,使用二极管形式连接的PMOS管限制上拉电流,进一步扩展了电平转换范围,能够实现从阈值附近的低电平向较高电平的转换.基于SMIC 0.13μm工艺,对该单元进行仿真验证,结果显示该结构在不同的工艺和温度下,能够稳定实现从0.18V到1.2V的转换,此时最高工作频率为1 MHz,表明该结构在亚阈值工作条件下具有较高的稳定性和可靠性.

关键词：电平转换亚阈值低功耗多电压设计 Level Shifter

基于UPF的血红细胞检测MCU低功耗设计与实现

在线全文

学校读者我要写书评

暂无评论

基于UPF的血红细胞检测MCU低功耗设计与实现

作者：陈轶盛西安电子科技大学

学位级别：硕士

近年来,随着集成电路产业工艺技术的不断推进,芯片的电路规模日益扩大,内部复杂度逐渐提高,与之带来的功耗问题成为了芯片设计人员不可忽视的重要因素。而在各类便携式智能医疗设备中,考虑到其日常使用场景和性能指标,如何有效控制内部... 详细信息

近年来,随着集成电路产业工艺技术的不断推进,芯片的电路规模日益扩大,内部复杂度逐渐提高,与之带来的功耗问题成为了芯片设计人员不可忽视的重要因素。而在各类便携式智能医疗设备中,考虑到其日常使用场景和性能指标,如何有效控制内部控制芯片功耗也是当前研发人员首要考虑问题。因此,在保证芯片的可靠稳定和性能需求基础上,实现低功耗的设计目标,具有重要的实现意义。本文研究对象为某款针对医疗市场研发的血红细胞检测芯片,并在该芯片第一版设计的基础上提出低功耗改进策略,设计方法上使用基于UPF标准的低功耗设计流程展开低功耗设计。主要工作和成果如下:1.文章通过分析CMOS电路的功耗来源及当前业界通用的基于UPF的低功耗设计流程,在其基础上设计了与本芯片应用场景和市场定位相匹配的多种工作模式,包括睡眠模式、停止模式、待机模式、关断模式以及运行模式共五种具有不同功耗性能的工作模式。2.采用多电压设计方法和门控电源关断技术,将系统划分为多个电压域,在不同工作模式下对不同的电压域采取不同的供电策略,通过关断电源的方式降低系统功耗;采用门控时钟技术,在低功耗模式下可对部分功能外设模块时钟及系统主时钟软件配置门控或强制门控实现降低因时钟引起的功耗。并对本芯片中负责低功耗策略实现的两大核心模块,功耗管理模块(PMU)及时钟复位管理模块(RCC),展开具体设计分析阐述。3.针对本芯片的低功耗策略完成符合UPF标准的功耗意图描述文件,实现带UPF文件的功能仿真,逻辑综合实现以及系统功耗验证工作,通过EDA相关工具得出最终功耗分析结果,论证本文提出的低功耗策略在系统最高工作频率和最低功耗关断模式下芯片总功耗相较于芯片第一版得到了显著降低,分别达到小于等于20m W和10u W的设计要求。作为血红细胞检测芯片的低功耗改进版设计,本文提出的低功耗方案实现了多电压域的设计,采用RTL加UPF的前端设计流程,实现了系统相关的低功耗验证和综合,同时加速了验证工作的开展和减轻了调试难度,保证了从前端设计,验证到综合,后端的低功耗设计意图的一致性。

关键词：低功耗MCU设计 UPF 门控时钟多电压设计门控电源

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

RFID标签芯片低功耗设计与实现

RFID标签芯片低功耗设计与实现

作者：刘明辉西安电子科技大学

学位级别：硕士

随着物联网技术的不断发展,RFID技术已经得到了越来越广泛的应用。从我国的发展现状来看，物联网在公共安全(城市安防)、交通管理(智能交通)、能源管理(智能电网)、工业生产及物流等行业市场成熟度较高，在许多城市已经开始规模化应用。... 详细信息

随着物联网技术的不断发展,RFID技术已经得到了越来越广泛的应用。从我国的发展现状来看，物联网在公共安全(城市安防)、交通管理(智能交通)、能源管理(智能电网)、工业生产及物流等行业市场成熟度较高，在许多城市已经开始规模化应用。RFID作为物联网中最重要的组成部分，也得到了更加广泛的研究和进步。RFID识别主要是通过射频信号来实现无线双向通讯，其中最重要的参数就是识别距离，这就要求RFID芯片的功耗尽可能低，从而提高芯片的灵敏度以及识别距离。本文主要针对RFID的低功耗展开研究，在满足设计指标、降低成本的同时，降低RFID标签芯片的系统功耗。本文介绍了CMOS集成电路中功耗的来源和分类，并在此基础上分析了目前在集成电路设计中通常采用的低功耗设计方法。从不同的设计层次对降低系统的功耗做了尝试，包括系统中的异步设计优化和并行CRC计算方法，再到多电压系统的设计，逻辑综合阶段的时钟门控设计的功耗优化，以及物理实现阶段所采用的低功耗时钟树综合技术。在很大程度上对数字基带部分的功耗进行了优化，从而提高了芯片的识别距离，提高了其应用范围。通过对功耗仿真数据的分析可以发现，此次芯片的功耗为2.236uw，达到了设计的预期值，读和写的识别距离由之前的四米提高至七米。RFID芯片数字基带部分的面积为780*840mm2，达到了设计要求，验证了低功耗系统所采用低功耗设计方法的有效性。

关键词： RFID 低功耗时钟门控时钟树综合多电压设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

集成电路低功耗方法及其应用研究

集成电路低功耗方法及其应用研究

作者：崔颖复旦大学

学位级别：硕士

集成电路技术的飞速发展和社会对消费类电子产品——特别是便携式(移动)电子产品的需求,推动了片上系统集成SoC(System on Chip)的飞速发展,并给人们提出了许多新的课题。芯片规模的增大和工艺尺寸的缩小,使得在进行芯片设计时,不能只... 详细信息

集成电路技术的飞速发展和社会对消费类电子产品——特别是便携式(移动)电子产品的需求,推动了片上系统集成SoC(System on Chip)的飞速发展,并给人们提出了许多新的课题。芯片规模的增大和工艺尺寸的缩小,使得在进行芯片设计时,不能只考虑芯片优化空间的两个方面——速度(performance)和面积(cost),而必须注意越来越重要的第三个方面——功耗。因此在IC设计中加入低功耗设计十分必要。低功耗设计已经变成芯片技术和芯片取得商业成功的极为关键的因素。论文阐述了低功耗设计的原理,并对已有的后端实现方法,如门控时钟,多电压设计,多阈值设计及门控电源技术等进行了研究和分析。论文针对这些设计方法的功能和实现进行了详细说明。在此基础上,针对实际的设计,运用这些低功耗实现方法,达到最终的低功耗设计目标。重点为电路级的低功耗设计方法的后端实现。

关键词：低功耗门控时钟多电压设计多阈值设计门控电源

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

纳米级互连的温度效应及其性能优化

纳米级互连的温度效应及其性能优化

作者：刘嘉西安电子科技大学

学位级别：硕士

随着集成电路技术进入纳米级,互连的温度效应日益显著,已成为影响集成电路设计最具挑战的问题之一。本文主要研究了纳米级互连的温度效应及其性能优化。在获得纳米级互连电阻、电容和电感等寄生参数后,针对互连结构中的顶层互连和... 详细信息

随着集成电路技术进入纳米级,互连的温度效应日益显著,已成为影响集成电路设计最具挑战的问题之一。本文主要研究了纳米级互连的温度效应及其性能优化。在获得纳米级互连电阻、电容和电感等寄生参数后,针对互连结构中的顶层互连和其它互连层,文中分别建立了集成电路热传递模型,求出了互连线上的温度分布表达式,并在此基础上分析了与温度相关的互连线可靠性问题。由于互连功耗过大,互连线上温度过高,互连线可靠性下降,文中通过最大化综合考虑互连延时、互连功耗和带宽的品质因子,可以求得一个更低的缓冲器电源电压和更高的阈值电压来进行全局互连性能优化。研究结果表明,与传统的单电源电压和单阈值电压方法相比,双电压互连方法减小了互连功耗,降低了互连线电流密度和温度,提高了电路可靠性。

关键词：互连延时泄漏功耗缓冲器插入温度分布多电压设计