检索结果-南通市图书馆

无线传感器网络中基于多比特量化的极大似然分布式估计方法

在线全文

学校读者我要写书评

暂无评论

电子学报 2016年第11期44卷 2773-2779页

作者：郭黎利高飞孙志国哈尔滨工程大学信息与通信工程学院黑龙江哈尔滨150001

在无线传感器网络背景下的分布式估计中,由于传输网络对发送功率和传输带宽的限制,压缩信源冗余、降低通信数据量便成为一个重要的课题.为此,本文提出了一种基于多比特量化观测的分布式估计方法(MQS),利用渐进性能作为优化准则构造量化... 详细信息

在无线传感器网络背景下的分布式估计中,由于传输网络对发送功率和传输带宽的限制,压缩信源冗余、降低通信数据量便成为一个重要的课题.为此,本文提出了一种基于多比特量化观测的分布式估计方法(MQS),利用渐进性能作为优化准则构造量化阈值优化问题,运用粒子群算法对其进行求解得到最优量化阈值,给出了克拉美罗下界的解析表达式,并与均匀量化方法(UQS)和未量化方法(NQS)进行对比.理论分析和仿真实验表明,MQS的性能优于UQS.当量化深度增大到3时,MQS的估计性能十分接近NQS的估计性能.

关键词：无线传感器网络多比特量化分布式估计粒子群算法

在线全文

学校读者我要写书评

暂无评论

DS/CDMA多比特量化相关接收性能分析

西安电子科技大学学报 2002年第4期29卷 439-443页

作者：曾兴雯贺彦国李栋西安电子科技大学综合业务网国家重点实验室陕西西安710071

分析了多比特量化相关接收时DS/CDMA系统的误比特性能 .在一般的DS/CDMA模型基础上 ,通过考虑量化噪声的作用 ,推导出了多比特量化相关接收时DS/CDMA系统的误比特率与量化比特数、用户数和信噪比的关系公式。

关键词： DS/CDMA 多比特量化码分多址扩频通信量化误差直接序列扩频码分多址数字相关器误比特率 BER 第三代移动通信

非完美信道估计条件下多比特量化无线密钥生成性能分析

在线全文

学校读者我要写书评

暂无评论

计算机应用 2020年第1期40卷 143-147页

作者：丁宁管新荣杨炜伟李彤凯王建设陆军工程大学通信工程学院南京210007 深圳电器公司博士后工作站广东深圳518001 96669部队北京100094

针对无线密钥生成过程中的信道估计误差导致信道测量参数互易性差,严重影响通信双方生成密钥一致性的问题,提出了非完美信道估计条件下多比特量化无线密钥生成方案。首先,建立信道估计误差模型,研究非完美信道估计对无线密钥生成的影响... 详细信息

针对无线密钥生成过程中的信道估计误差导致信道测量参数互易性差,严重影响通信双方生成密钥一致性的问题,提出了非完美信道估计条件下多比特量化无线密钥生成方案。首先,建立信道估计误差模型,研究非完美信道估计对无线密钥生成的影响,然后设计添加保护带的多比特密钥量化器,通过优化量化参数改善无线密钥性能。推导得到了密钥不一致率(KDR)和有效密钥速率(EKGR)的闭式表达结果,并揭示了导频信号功率、量化阶数和保护带与以上两个密钥性能指标的关系。仿真结果表明:增大发送导频功率可以有效降低密钥不一致率,提高量化阶数可以提升密钥生成速率但KDR也随之升高,增大量化阶数同时选择合适的保护带大小可以有效降低KDR。

关键词：无线密钥生成非完美信道估计多比特量化密钥不一致率有效密钥速率

在线全文

学校读者我要写书评

暂无评论

无线密钥提取过程中改进的多比特量化算法

杭州电子科技大学学报（自然科学版） 2018年第4期38卷 25-29页

作者：张洪霞王秋华杭州电子科技大学通信工程学院浙江杭州310018

在量化过程中,现有带保护间隔的量化算法CQG删除特征值较多,导致密钥生成速率较低。为此,提出了一种新的基于CQG算法的改进算法。算法的主要思想为:通信双方互相发送索引信息,根据接收到的索引信息删除边界处会量化出错的特征值。改进... 详细信息

在量化过程中,现有带保护间隔的量化算法CQG删除特征值较多,导致密钥生成速率较低。为此,提出了一种新的基于CQG算法的改进算法。算法的主要思想为:通信双方互相发送索引信息,根据接收到的索引信息删除边界处会量化出错的特征值。改进算法与CQG算法的不同之处在于通信双方特征值位于同一保护间隔内或一方特征值位于保护间隔内而另一方特征值位于保护间隔外时,双方的特征值不会被删除。仿真结果表明:改进算法使密钥生成速率显著提高,虽然量化后的密钥不一致率相对于CQG算法有所增加,但从整个密钥生成过程考虑,改进算法与信息协商协议结合后,总的密钥生成速率显著提高。

关键词：物理层安全密钥提取多比特量化信息协商密钥生成速率

二阶多比特Sigma-Delta ADC中的自适应量化算法

在线全文

学校读者我要写书评

暂无评论

上海交通大学学报 2008年第2期42卷 308-311,316页

作者：褚炜路戎蒙恬李萍刘文江上海交通大学电子工程系上海200240

针对二阶多比特Sigma-Delta ADC的量化电平对信噪比的影响,提出了自适应量化算法(AQ).该算法可根据输入信号的幅度变化,动态地调节多比特ADC的参考电平,从而改善二阶多比特Sigma-Delta ADC在小幅度输入时信噪比下降的问题.在此基础上,... 详细信息

针对二阶多比特Sigma-Delta ADC的量化电平对信噪比的影响,提出了自适应量化算法(AQ).该算法可根据输入信号的幅度变化,动态地调节多比特ADC的参考电平,从而改善二阶多比特Sigma-Delta ADC在小幅度输入时信噪比下降的问题.在此基础上,运用动态电阻匹配的方法,进一步减小了由于反馈数字模拟转化器(DAC)电阻不匹配带来的非线性噪声.仿真结果验证了该算法的有效性.

关键词：多比特量化信噪比自适应量化动态电阻匹配

在线全文

学校读者我要写书评

暂无评论

非理想水声信道下微弱信号分布式量化检测

信号处理 2023年第7期39卷 1203-1213页

作者：毛琳琳鄢社锋中国科学院声学研究所中国科学院大学

分布式水声无线探测网是实现远程水下目标探测的有效途径，而其中的首要任务是进行水下分布式检测。针对水声传输传播时延大、可用带宽窄，无法实现水声阵列采集原始数据实时传输的限制，以及现有分布式量化检测方法在低信噪比下性能不... 详细信息

分布式水声无线探测网是实现远程水下目标探测的有效途径，而其中的首要任务是进行水下分布式检测。针对水声传输传播时延大、可用带宽窄，无法实现水声阵列采集原始数据实时传输的限制，以及现有分布式量化检测方法在低信噪比下性能不佳的问题，提出了非理想信道下基于局部最大势检验的多比特量化检测方法。首先，结合水声信道衰落特性与编码信道传输差错特点，建立了非理想信道下水下无线传感网络弱信号检测模型，并将其转化为渐近单边假设检验问题；其次，推导了基于多比特量化的局部最大势检测方法，并对该方法的虚警概率和检测概率进行了理论分析；然后，构造了非理想信道下基于局部最大势检验的多比特量化阈值优化问题，分析了量化带来的检测性能损失；最后，通过仿真实验验证了所提方法及相关理论分析的有效性。

关键词：水下无线传感网络目标探测分布式检测多比特量化局部最大势检验

高精度音频Sigma Delta ADC调制器

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

高精度音频Sigma Delta ADC调制器

作者：赵博豪西安电子科技大学

学位级别：硕士

Sigma Delta ADC在速度、精度与功耗间有着很好的折衷,近年来受到了的高度重视和广泛研究。应用于音频领域的Sigma Delta ADC精度至少要达到16bit,国外比较知名的音频ADC芯片设计公司(如TI、ADI、Cirrus Logic等)能做到将近18bit的精度... 详细信息

Sigma Delta ADC在速度、精度与功耗间有着很好的折衷,近年来受到了的高度重视和广泛研究。应用于音频领域的Sigma Delta ADC精度至少要达到16bit,国外比较知名的音频ADC芯片设计公司(如TI、ADI、Cirrus Logic等)能做到将近18bit的精度,而国内公司设计的音频Sigma Delta ADC成熟芯片产品非常少,市场都被外国的公司所占据。本课题的研究目标就是设计出一款应用于音频领域的高精度Sigma Delta ADC调制器。本文首先调研了国外厂商推出的主流音频ADC芯片性能指标参数和国内各高校关于音频Sigma Delta ADC调制器的研究论文,然后以Cirrus Logic公司研发出的CS5351、CS5361、CS5381这三款音频Sigma Delta ADC芯片产品的性能参数为设计目标,本论文设计出的Sigma Delta ADC调制器预期能GND～VDD满摆幅模拟信号输入,信噪比至少达到110d B,信噪失真比至少达到100d B。本课题采用自顶向下的设计路线,综合考虑Sigma Delta ADC调制器系统原理和实际电路硬件开销,选择合适的Sigma Delta调制器拓扑结构、阶数、过采样率以及量化器位数,最终选择采用5阶多比特量化级联谐振器前馈结构(CRFF)。利用MATLAB Simulink建立Sigma Delta调制器系统模型,编写程序计算出模型中各处系数的取值,并引入动态单元匹配(DEM)算法以解决多比特量化、电容失配导致的反馈DAC非线性问题。之后再在Cadence Virtuoso环境下完成Sigma Delta ADC调制器的晶体管级设计,主要包括开关电容积分器、前馈相加求和电路、反馈数模转换电路、多比特量化器、DEM算法实现电路等。基于DB Hi Tek公司的Bipolar-CMOS-DMOS 0.18μm工艺,完成了Sigma Delta ADC调制器的电路原理图,电源电压为5V,采样频率为6.144MHz,过采样率为128,静态功耗为8m W。电路仿真结果表明:输入正弦波信号频率为1k Hz,摆幅为2.225V(-1d BFS)的条件下,得到的信噪比SNR为118.3d B,信噪失真比SNDR为106d B,有效位数ENOB为17.32bit,符合预期设计性能指标。最后完成Sigma Delta ADC调制器电路版图的绘制,面积为455×335μm。

关键词：音频模数转换器 Sigma Delta调制高精度多比特量化动态单元匹配算法

适用于音频Codec的高精度△-∑调制器设计

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

适用于音频Codec的高精度△-∑调制器设计

作者：苏汉阳浙江大学

学位级别：硕士

当前,移动消费类电子产品性能的不断提升对音频信号的品质提出了更高的要求,而模数转换器在音频信号的转换中起着关键作用。针对此类应用领域的要求,论文开展了高精度、低功耗、高动态范围模数转换器的研究与设计。论文选择采用基于开... 详细信息

当前,移动消费类电子产品性能的不断提升对音频信号的品质提出了更高的要求,而模数转换器在音频信号的转换中起着关键作用。针对此类应用领域的要求,论文开展了高精度、低功耗、高动态范围模数转换器的研究与设计。论文选择采用基于开关型运放的音频Δ-∑ (Delta-Sigma)结构,重点对其中的△-∑调制器(Modulator)展开研究。首先根据确定的转换器性能指标,充分考虑包括运放的有限直流增益、增益带宽积及噪声、比较器的失调及回扫噪声以及DAC的非线性因素等在内的非理想因素,建立非理想模型,通过MATLAB/Simulink进行系统仿真验证,计算出系统各参数。同时,比较不同的DWA (Data Weighted Average)算法,给出新的DWA算法,在抑制非线性失真的功能没有损失的情况下最大限度简化了相关数字电路的面积和功耗。在电路实现中,使用半周期延迟的积分器,使运放只需工作半个周期,减少了静态功耗;并提出一种高效的开关型运放电路和与之对应的Chopper技术,有效降低了系统中的闪烁噪声。在量化器方面,论文设计了电容型分压与电阻型分压两种量化器切换电路,在功耗和面积上进行权衡优化,结合提出的DWA方法,实现了一个18位的Δ-∑ Modulator。电路采用Global 0.18μm CMOS工艺,芯片面积为1012μm×995μm。仿真结果表明在幅值为-4.35dB的信号输入下信噪比达到了110.6dB,功耗和品质因素FOM分别约为4.95mW和428.18fJ/Conversion-step。后仿的SNDR大于108dB。初版芯片已经流片并测试,再版芯片也已经流片

关键词：音频Codec △-∑modulator 高精度过采样开关电容电路多比特量化高效率

16bit Sigma-Delta DAC中数字调制器设计及验证

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

16bit Sigma-Delta DAC中数字调制器设计及验证

作者：杨东哈尔滨工业大学

学位级别：硕士

当今，由于MEMS传感器电路的数字集成技术具有抗干扰能力强、可靠性高、高性能、大规模集成等优势，MEMS陀螺电路的数字集成化已经成为MEMS陀螺发展的一个最热门的方向。因此，研究运用于数字陀螺集成电路中的高性能模数和数模转换器就... 详细信息

当今，由于MEMS传感器电路的数字集成技术具有抗干扰能力强、可靠性高、高性能、大规模集成等优势，MEMS陀螺电路的数字集成化已经成为MEMS陀螺发展的一个最热门的方向。因此，研究运用于数字陀螺集成电路中的高性能模数和数模转换器就显得非常重要。而相比于传统的数模转换器，Sigma-Delta数模转化器能够实现更高的精度，这对于提升整个微机械数字陀螺系统的性能具有非常重要的现实意义。本课题来源于哈尔滨工业大学MEMS中心关于微机械陀螺ASIC数字集成解决方案的研究。在简要介绍Σ-Δ DAC系统框架的基础之上，本文深入分析了过采样技术以及Σ-Δ调制技术。设计了一款三阶4比特量化的Σ-Δ数字调制器，采用单环级联积分器分布式前馈结构(CIFF)来实现。采取局部反馈技术对噪声传递函数的零点进行优化，对各系数进行CSD(Canonical Signed Digit)编码优化，并分析系统稳定性。然后借助Matlab中的Simulink平台搭建Σ-Δ数字调制器的系统模型，信号带宽为100KHz，过采样率(OSR)为64，采样时钟频率为12.8MHz。系统建模仿真结果表明，能够得到信噪比(SNR)为120.3dB，有效位数(ENOB)为19.7位。最后完成Σ-Δ数字调制器的RTL级实现，并利用Modelsim软件进行功能仿真，与系统级仿真结果对比，验证功能的正确性。由于多位量化会产生失配误差，本设计采用数据加权平均(DWA)算法对其进行噪声整形，以减小失配引起的非线性误差。针对DWA算法在直流或低频周期信号下会产生杂波，利用增加单元DAC的方法，对DWA算法进行改进，并对其进行系统建模与仿真。最后验证了IDWA-DAC系统模型的正确性，能够有效提高动态范围。完成Σ-Δ数字调制器的RTL级代码综合，并进行FPGA验证。验证结果表明，二次谐波在-145.3dB，三次谐波在-135.9dB，最大信噪比能达120.73dB，有效位数为19位，满足设计要求。

关键词： MEMS陀螺 DAC Σ-Δ 调制器多比特量化 DWA