检索结果-南通市图书馆

检索条件"主题词=多权重多线程"

共 2 条记录，以下是1-10 订阅

全选清除本页清除全部题录导出标记到"检索档案"

详细简洁

排序：

深度学习加速器向量处理模块电路的设计与验证

深度学习加速器向量处理模块电路的设计与验证

引用

作者：肖玺西安电子科技大学

学位级别：硕士

卷积神经网络作为实现人工智能芯片的经典深度学习神经网络,因其优秀的特征学习和表达能力被业界广泛关注,基于卷积神经网络的人工智能芯片在图像识别、目标检测等诸多领域大放异彩。然而为了满足复杂多变的应用场景,芯片中的网络规模... 详细信息

卷积神经网络作为实现人工智能芯片的经典深度学习神经网络,因其优秀的特征学习和表达能力被业界广泛关注,基于卷积神经网络的人工智能芯片在图像识别、目标检测等诸多领域大放异彩。然而为了满足复杂多变的应用场景,芯片中的网络规模被不断扩大,随着卷积神经网络层数的不断增加,网络出现了过拟合现象,多次卷积、池化的中间操作使得特征图尺寸缩小,图像有效特征信息减少,导致网络层处理精度不足甚至退化,影响最终结果的准确性。本课题来源于企业实习项目,针对上述深度卷积神经网络图像特征信息损耗的问题,提出了一种网络优化方案,即引入三种不同的向量处理算子以增强网络的图像特征信息提取能力。基于多权重多线程(Multiple Weight Multiple Thread,MWMT)的深度学习加速器架构,采用Verilog硬件电路描述语言完成了三个算子模块的电路设计与验证,并进行结构优化提升算子效率与系统性能,具体工作内容如下:(1)采用图像上采样机制实现了 Upsample算子模块电路设计,该算子将卷积神经网络中间层图像进行放大,从而增强图像的特征信息。电路中为了实现对片下DDR图像数据的快速处理,本文引入了 2KB大小的SRAM进行数据批量缓存,并使其匹配DDR带宽以提升算子工作效率;为解决在图像放大过程中会出现数据地址频繁跳转的问题,本文设计了针对性地址快速索引算法,使得Upsample算子将跳变地址访存变为对DDR的连续读写,有效提升了算子性能、减小了系统延迟。(2)通过将不同网络层图像进行拼接的方法设计了 Route算子模块电路,该算子将不同的网络分支结果进行合并,达到了纵向增强图像特征信息的效果,能有效提升网络处理准确度。由于Route算子需要跨网络层操作,本文设计了网络层索引模块,实现了对目标图像地址的快速定位,有效减小了算子读取数据延迟,然后通过各读写模块控制不同层网络的数据处理,完成图像拼接Route算子的电路设计。(3)基于残差网络ResNet的工作原理,设计实现了 Shortcut算子模块电路。该算子通过将不同层网络图像数据相加的方式对网络中间层结果进行二次处理,如此更能突出图像的细微差别,提升最终网络处理的准确度。在具体电路设计中Shortcut算子分时复用MWMT架构中的矩阵处理计算单元(Processing Element,PE),避免了额外的硬件资源开销;同时采用流水操作的处理方式实现图像数据批量并行处理,提升了 Shortcut算子的运算效率。(4)采用超长指令集的设计方式将三个算子集成到MWMT架构当中,将卷积神经网络的矩阵运算与向量处理算子实现于同一物理内核,通过规范统一格式的网络描述指令集实现层间数据的无缝对接,实现了网络矩阵运算和向量运算的协调交互,有效提升了网络处理性能且降低了数据转移延迟。(5)本论文所设计的三个向量处理算子模块电路均通过Questasim进行了前端功能仿真验证,分析关键信号波形变化证明了其功能的正确性。接着使用业界典型的Yolo-Tiny和Yolo-V3网络对芯片进行FPGA原型机验证,将Python的预测值和FPGA运行结果进行软硬件对比,误差均在可接受范围之内,进一步说明了三个向量处理算子设计正确,达到了预期效果。最后将三个向量处理算子集成到MWMT加速器中进行整体DC综合,对比面积开销和能耗报告,芯片功耗仅增加了 0.0523mW,面积仅增加了 0.006mm2。

关键词：人工智能卷积神经网络向量处理多权重多线程

来源：

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

面向视频处理应用的三维阵列智能芯片架构设计与实现

面向视频处理应用的三维阵列智能芯片架构设计与实现

引用

作者：雷明西安电子科技大学

学位级别：硕士

随着互联网、大数据和人工智能技术的兴起,深度学习技术依靠其强大的特征提取能力,在计算机视觉、智能体的自主决策以及自然语言处理等方面均取得了显著的成果。深度学习技术的快速发展使得其计算加速方法及架构设计成为学界与工业界的... 详细信息

随着互联网、大数据和人工智能技术的兴起,深度学习技术依靠其强大的特征提取能力,在计算机视觉、智能体的自主决策以及自然语言处理等方面均取得了显著的成果。深度学习技术的快速发展使得其计算加速方法及架构设计成为学界与工业界的热点。现今主流深度学习加速器对单帧图像的智能处理具备很好的提速效果,然而对于视频应用,单帧图像加速技术的直接运用会造成极大的硬件资源浪费,以及大量重复的片下存储器读写操作。深度卷积神经网络的两种类型的输入数据--输入特征图和权重都支持数据重用。对于输入特征图重用,多个卷积核作用于同一张输入特征图上;而对于卷积核重用,输入特征图上不同滑动窗口的数据使用相同的权重数据,且当一次处理多个输入特征图（称为批处理）时,不同输入特征图上使用相同的卷积核。这三种数据重用实质上利用了卷积层计算的三类并行性:输出通道间的并行性、滑动窗口间的并行性和输入特征图间的并行性。现有的基于数据重用的多权重多线程处理技术对单帧图像处理能够有效提速,然而却存在很多不足:从存储器中读取输入数据并送到计算单元进行计算时,这些所读取的输入数据的位宽一般远远小于存储器的带宽,导致内存带宽的利用率极低;该加速技术只利用了卷积层计算中的滑动窗口间的并行性和输出通道间的并行性,并未利用输入特征图间的并行性;在处理全连接层时,根据全连接层的计算特性,单帧图像的计算只会用到一个线程,多余线程的硬件资源便会浪费。在本论文中拓展基于数据重用的多权重多线程技术用于多帧图像的批处理。设计了多帧图像预处理模块,将连续帧图像对应像素位置的数据拼接起来使输入数据的位宽接近存储器的带宽,根据存储器的带宽来选择每次预处理的图像的数量;根据卷积层计算的三种并行性来设计了三维计算阵列架构,用来计算经多帧图像预处理模块处理后的输入数据;设计了计算调度模块,根据不同网络层的计算特性制定不同的多帧图像数据缓冲、计算、输出和存储策略:卷积层使用计算单元复用的策略,池化层和非首层卷积层使用时分复用的策略以及全连接层使用空分复用的策略。这种多帧图像批处理技术,不仅提高了存储器带宽的利用率,减少了从存储器中读取输入特征图数据和权重数据的次数,降低了片下存储器的访存功耗;而且在处理全连接层的计算时,空分复用的策略可以利用多个线程来并行地处理不同帧图像的数据,减少了硬件资源的浪费。通过在加速器上部署Le Net-5和Alex Net卷积神经网络验证了设计的正确性。针对小型网络Le Net-5,采用了Questasim仿真和FPGA测试的方法,以MNIST数据集中的100张手写体数字图片作为实验样本,多帧图像批处理技术对其分类的准确率达到99%。而对于大型网络Alex Net的测试,采用FPGA测试和Vivado中逻辑分析仪调试相结合的策略。与单帧图像处理技术相比,该技术使系统整体的吞吐量达到原来的3倍。

关键词：重组数据复用多权重多线程批处理 FPGA验证

来源：

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

全选清除本页清除全部题录导出标记到“检索档案”

共1页 << < 1 > >>

回到顶部

执行限定条件

欢迎您,

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

请选择保存的检索档案：

请选择收藏分类：

通借通还

欢迎您,

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：