检索结果-南通市图书馆

基于处理器硅前性能验证平台的基准程序库设计方法

在线全文

学校读者我要写书评

暂无评论

高技术通讯 2016年第8期26卷 713-718页

作者：张华亮刘宏伟刘天义中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学北京100049 龙芯中科技术有限公司北京100190

提出了一种新的适用于处理器的硅前性能验证平台的基准程序实现方法。方法的主要思想是利用现成的广泛使用的测试程序集合,通过降低工作负载,采用基于基本块的划分、归并方式,将多个基于相同特征点的代码片段作为一个基准检测点,这些抽... 详细信息

提出了一种新的适用于处理器的硅前性能验证平台的基准程序实现方法。方法的主要思想是利用现成的广泛使用的测试程序集合,通过降低工作负载,采用基于基本块的划分、归并方式,将多个基于相同特征点的代码片段作为一个基准检测点,这些抽象的检测点构成了基准程序库。该方法将复杂的处理器内部行为的一致性判断转换为性能的宏观统计分析,充分利用了已有的权威测试基准集,无需重新编写性能验证平台的基准程序,既扩大了验证程序的规模,又节省了大量的劳动,同时可以针对验证样本通过分析系统自动展开验证工作,减少了人工核对的工作量。

关键词：基准测试程序集硅前性能验证处理器验证仿真加速器基本块验证平台基准程序库

在线全文

学校读者我要写书评

暂无评论

基于RISC-V的BOOM处理器的验证

基于RISC-V的BOOM处理器的验证

作者：汪鑫宇西安电子科技大学

学位级别：硕士

近年来,RISC-V指令集获得了全球范围的密切关注和大量企业的加入。各种知名企业、高校纷纷设计了各自的RISC-V处理器。但作为一个新的精简指令集,RISCV指令集处理器的验证却面临着测试集少、双核参考模型不精确、双核一致性验证方式混... 详细信息

近年来,RISC-V指令集获得了全球范围的密切关注和大量企业的加入。各种知名企业、高校纷纷设计了各自的RISC-V处理器。但作为一个新的精简指令集,RISCV指令集处理器的验证却面临着测试集少、双核参考模型不精确、双核一致性验证方式混乱等问题。本文以优化后的BOOM作为研究对象,对功能点、测试激励、判别方式三方面进行了研究和探索,构建验证方案并完成验证。为了弥补原验证平台验证验证进展判断依据的缺失,阅读相关文献和设计代码,设置各个功能点,搭建了功能模型作为判断依据。针对原有测试集无法覆盖到功能角的现状,文中分析了原验证功能覆盖率的不足和真实程序需求,制定受约束随机化的生成策略,实现了六个功能场景,搭建了随机指令生成平台。随机指令生成平台生成的随机指令和定向测试相结合完成了测试激励生成工作。最后针对验证的正确性校验缺失问题,制订了以参考模型比较系统为主,浮点验证子平台和缓存一致性校验为辅的校验方案。针对第三方参考模型无法实现双核指令级精确的问题,参考模型比较系统重构了第三方参考模型,优化了模型的时序精确性,精确高效的完成双核寄存器和PC值的校验。文中研究了前递机制和内部标准转换规则,修正了浮点参考模型,搭建了浮点验证子平台,实现了浮点寄存器的自动化校验和控制信号检查。针对缓存一致性问题,缓存一致性校验系统构建了一套基于BOOM的缓存一致性判别规则,自动对各级缓存中缓存一致性进行校验。相较于原有的单项测试集,随机指令生成平台产生的随机测试的代码覆盖率从79.87%提高到91.92%,功能点覆盖率从62.1%提高到100%。校验系统的仿真速度从600条/min提升到2000条/min。校验方式由指令自检扩展为参考模型比较、一致性断言、浮点校验多种方式结合。同等测试激励下,可判别的BUG从7个提高到21个。验证的效率和完备性大幅提高,满足了验证目标。

关键词： RISC-V 处理器验证伯克利乱序机覆盖率

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

RISC-V架构兼容处理器的验证研究

RISC-V架构兼容处理器的验证研究

作者：曹鲜慧湖南大学

学位级别：硕士

随着低功耗 RISC-V（the fifth generation of reduced instruction set,第五代精简指令集）处理器研究的不断深入以及RISC-V指令集的不断发展,使得RISC-V架构处理器逐渐往高性能处理器方向发展,RISC-V指令集作为一种相对比较新的指令集... 详细信息

随着低功耗 RISC-V（the fifth generation of reduced instruction set,第五代精简指令集）处理器研究的不断深入以及RISC-V指令集的不断发展,使得RISC-V架构处理器逐渐往高性能处理器方向发展,RISC-V指令集作为一种相对比较新的指令集,其软件和硬件生态还在不断发展中,但是随着处理器的规模和功能不断增加,对于高性能RISC-V架构处理器的验证难度也会像其他指令集的处理器一样呈指数级增加。开源的RISC-V验证框架对于高性能RISC-V架构处理器还存在许多不足,如对CSR（Control and Status Register,控制和状态寄存器）的定向测试的支持不够,CSR的覆盖率难以保证,核级验证结果比对方式不支持指令级别实时比较等。本文主要工作内容和创新点如下:1.本文从DMR（一种高性能RISC-V架构处理器设计）处理器的体系结构和微体系结构特点出发,探究了 DMR处理器的关键模块的验证方法与核级验证方法,提出一种自底向上、多种验证方法相结合的RISC-V架构兼容的验证方法,提升高性能RISC-V架构处理器的验证效率并缩短处理器开发周期。2.针对RISC-V架构处理器中CSR的特点,本文提出使用形式化验证方法对模块中的CSR进行验证,编写断言并使用形式化验证工具对CSR进行模型检查,能够在验证前期快速找出模块中存在的错误或者证明设计没有错误。3.核级验证工作主要包括:构建核级验证环境,包括RTL模拟环境、编译环境和指令集模拟环境,并通过脚本整合验证环境;RISC-V架构兼容性测试中,通过修改与扩展开源测试集得到64位RISC-V处理器CSR指令兼容性测试集,并通过测试;定向测试主要从CSR指令和CSR相关功能测试的角度进行阐述,通过构造不同测试模板并编写脚本生成测试激励,对于不便自动生成的测试场景手动补充编写汇编测试程序;随机指令测试是通过配置与扩展RISCV-DV（一种RISC-V处理器开源验证框架）中的指令产生器,使其从不同场景进行随机,产生大量的测试激励。基于覆盖率驱动的方法,并且经过定向测试和随机指令测试的不断迭代,实现CSR验证覆盖率的大幅提升。

关键词： RISC-V 处理器验证形式化验证架构兼容性测试随机指令测试

基于RISC-V指令集的BOOM处理器优化与验证

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于RISC-V指令集的BOOM处理器优化与验证

作者：王沛东西安电子科技大学

学位级别：硕士

BOOM（Berkeley Out-of-Order Machine）是加州大学伯克利分校研发的一款基于RISC-V指令集架构的开源处理器,其主要用于ASIC优化以及FPGA。本文针对BOOM处理器进行时序优化与验证。通过研究处理器微体系结构的实现方式并结合综合报告的... 详细信息

BOOM（Berkeley Out-of-Order Machine）是加州大学伯克利分校研发的一款基于RISC-V指令集架构的开源处理器,其主要用于ASIC优化以及FPGA。本文针对BOOM处理器进行时序优化与验证。通过研究处理器微体系结构的实现方式并结合综合报告的关键路径来提出处理器的时序优化方法,以提升处理器整体运行速度,并搭建验证处理器功能的仿真验证平台,完成处理器验证。本文首先对BOOM处理器流水线微体系结构进行研究。采用Synopsys的Design Compiler工具和中芯国际40nm工艺库及其Memory Compiler对处理器进行综合,根据综合结果报告的关键路径对指令译码、寄存器重命名和指令发射三个流水级进行时序优化。通过切割流水线以及优化内部逻辑的方式,在增加了一定时钟周期的情况下提升了处理器运行速度,综合主频提升了14.2%。其次,本文使用指令集模拟器ISS与RTL协同仿真的验证策略对BOOM处理器进行功能验证。同时,为了保证浮点执行单元功能的正确性以及弥补指令集模拟器的缺陷,针对BOOM处理器的浮点执行单元搭建了基于通用验证方法学（UVM,Universal Verification Methodology）的验证平台,对浮点单元支持的全部浮点（54条）指令进行验证,而后将本浮点验证平台集成到BOOM处理器验证平台中进行处理器验证。为了更有效、快速的验证FPU单元,使用业界流行的通用验证方法学以及SystemVerilog语言搭建验证平台,以参考模型结果对比结合代码覆盖率和功能覆盖率的方式来检验DUT的正确性。通过前期的随机激励以及后期增加的定向激励,最终代码覆盖率达到98%,功能覆盖率达到100%,完成FPU验证。最后,在对BOOM处理器验证时通过集成FPU验证平台在体系结构层面上对处理器内部指令执行结果进行对比,实现了计分板自动对比ISS与RTL仿真Log、覆盖率自动收集等功能齐全的处理器验证平台。本文采用的随机指令生成平台可有效加速覆盖率收敛,最终代码覆盖率达到93%,功能覆盖率达到100%,同时针对Chisel转化的RTL中未覆盖代码进行分析。目前,通过对优化流水级以及验证后的BOOM处理器上版测试未出现明显异常。该处理器已在FPGA开发板独立启动操作系统,并且可以单独运行定点以及浮点30余项测试程序,本文最终完成了对BOOM处理器的优化与验证工作。

关键词：时序优化 FPU验证 ISS与RTL协同仿真处理器验证

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于UVM的处理器自动化验证实现

基于UVM的处理器自动化验证实现

作者：曾梦姣湖南大学

学位级别：硕士

近年来,集成电路的发展逐渐成为国家科技实力的象征,随着5G时代的到来,集成电路产业繁荣发展的需求提上了日程,验证工作作为集成电路设计的重要环节,它的重要性不言而喻。本文的工作源于实习公司的8位MCU（Micro Controller Unit）项目... 详细信息

近年来,集成电路的发展逐渐成为国家科技实力的象征,随着5G时代的到来,集成电路产业繁荣发展的需求提上了日程,验证工作作为集成电路设计的重要环节,它的重要性不言而喻。本文的工作源于实习公司的8位MCU（Micro Controller Unit）项目,笔者负责对其自研处理器的验证工作,主要对其指令集、处理器的功能和特性进行验证。笔者查阅前人关于处理器验证的相关文章并进行研究,发现目前处理器的验证多采取模拟验证、断言及波形定位等方式对指令集进行验证,对于指令的组合验证、处理器的一些其他功能及特性未作过多的讨论,本文则对处理器的各方面验证做了详细的描述,验证分为两个层级,分别是芯片层面上的系统级验证和处理器层面的模块级验证,具体的验证内容如下:（1）处理器系统级验证搭载在MCU系统级验证平台上,借助系统级平台对处理器进行定向的模拟仿真,系统级验证平台将指令文件的内容转码到程序储存器中,启动验证平台后,处理器从程序储存器中进行取指,控制芯片的行为。程序用例通过“自检”的方式达到验证的效果,并通过寄存器写值的方式与验证平台的monitor等组件交互,发出验证成功或失败的标志信号。（2）处理器模块级验证使用System Verilog编写验证平台各组件及储存器的简易模型,基于UVM（Universal Verification Methodology）搭建模块级验证平台,主要的验证平台组件有监视器、代理、事务、参考模型、计分板、覆盖率模型等,储存器则为程序储存器、数据储存器。通过模拟的方法比对处理器和参考模型的一致性,构造随机用例对指令的随机组合进行验证。通过对代码覆盖率及功能覆盖率的统计,覆盖率都达到了100%,处理器的验证目标成功完成,系统级定向验证与模块级随机验证分工合作,相互补充,为处理器的验证交上了满意的答卷,公司MCU芯片成功流片,处理器功能一切正常。本文的程序“自检”方法具有一定的创新意义,处理器系统级功能验证和模块级指令随机组合验证的分工验证思路也可为芯片验证工作提供一些新的方向。

关键词：处理器验证 UVM 系统级验证模块级验证程序自检

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

乱序超标量多核处理器的验证方法

集成电路应用 2019年第9期36卷 14-16页

作者：陈国华上海兆芯集成电路有限公司上海201203

验证是芯片设计的关键环节,尤其对于高复杂度的处理器。阐述通用的处理器验证环境,紧密结合处理器设计中的关键点,提出了基于体系结构寄存器和多级缓存的验证原则,该方法应用于自主设计的X86通用处理器。

关键词：集成电路设计处理器验证体系结构寄存器多级缓存

Codasip采用Imperas技术强化RISC-V处理器验证优势

在线全文

学校读者我要写书评

暂无评论

单片机与嵌入式系统应用 2022年第1期22卷 87-87页

RISC-V验证解决方案的领导者Imperas Software Ltd.和领先的定制化RISC-V处理器半导体知识产权(IP)内核供应商Codasip联合宣布:Codasip已为其IP设计引入了Imperas参考设计和Imperas DV解决方案。Codasip已在处理器验证方面进行了巨大的... 详细信息

RISC-V验证解决方案的领导者Imperas Software Ltd.和领先的定制化RISC-V处理器半导体知识产权(IP)内核供应商Codasip联合宣布:Codasip已为其IP设计引入了Imperas参考设计和Imperas DV解决方案。Codasip已在处理器验证方面进行了巨大的投入,以提供业界最高质量的RISC-V处理器。Codasip在其DV测试平台中集成了Imperas黄金参考模型,以确保实现高效的验证流程并能够适应多样化且灵活的功能和选择项,同时可在未来内核产品的整个路线图上进行扩展,以实现对功能质量的严格保障。

关键词：处理器验证 RISC IP设计选择项功能质量参考设计定制化验证流程

多路系统Cache一致性验证中的错误追踪定位技术

在线全文

学校读者我要写书评

暂无评论

计算机工程与科学 2022年第7期44卷 1171-1180页

作者：李辉巨鹏锦计永兴上海高性能集成电路设计中心上海201204

以某国产多路系统的验证为例,基于事务级验证TBV技术,提出并实现了一种可以应用于模拟验证的自动错误追踪定位技术,通过在验证环境中对处理器的特定功能流程、相关各种请求响应、访存地址和数据流等信息进行事务级建模,记录并生成了验... 详细信息

以某国产多路系统的验证为例,基于事务级验证TBV技术,提出并实现了一种可以应用于模拟验证的自动错误追踪定位技术,通过在验证环境中对处理器的特定功能流程、相关各种请求响应、访存地址和数据流等信息进行事务级建模,记录并生成了验证环境运行产生的事务级信息库,基于上述信息实现了错误的自动追踪定位,显著缩短了错误定位时间,提升了多路系统模拟验证的查错效率。同时,基于事务级的模型,也使得验证人员可以在比设计部件更高的层次描述复杂流程的Cache一致性覆盖点,这种事务级维度的覆盖率描述弥补了原有代码覆盖率和功能覆盖率局限于模块和部件级的不足,是对全面性和充分性验证的有益补充。

关键词：处理器验证事务级验证多路系统 Cache一致性覆盖率错误追踪

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

支持SMT的微结构模拟器实现与应用

计算机工程 2016年第12期42卷 60-65,72页

作者：陈伟健郭勇朱英尹飞上海高性能集成电路设计中心上海201204

某国产处理器微结构模拟器(MASim)无法支持同时多线程(SMT)技术,难以满足研究与工程需求。为此,提出一种新的微结构模拟器。将MASim和SMT技术相结合,从架构模拟、仿真速度、仿真精度与灵活可控等方面采用模块化和队列优化等技术进行设... 详细信息

某国产处理器微结构模拟器(MASim)无法支持同时多线程(SMT)技术,难以满足研究与工程需求。为此,提出一种新的微结构模拟器。将MASim和SMT技术相结合,从架构模拟、仿真速度、仿真精度与灵活可控等方面采用模块化和队列优化等技术进行设计与实现。实验结果表明,该模拟器的仿真精度、仿真速度与原有的单线程微结构模拟器基本相当,SMT技术对该系列国产处理器具有性能提升作用,每时钟周期执行指令数平均提升29.61%。

关键词：国产处理器结构模拟器处理器微结构处理器验证同时多线程线程级并行