检索结果-南通市图书馆

四川大学学报（自然科学版） 2010年第2期47卷 311-316页

作者：王静邬齐荣龚敏陈畅四川大学物理科学与技术学院微电子技术四川省重点实验室成都610064

采样保持电路的信号精度和建立速度直接影响到整个流水线型模数转换器的分辨率和转换速率.本文改进了辅助运放的共模反馈结构,解决了传统结构中跨导运放连续时间共模反馈(CMFB)电路设计困难,偏置电路复杂的问题,使用工作在饱和区边沿的... 详细信息

采样保持电路的信号精度和建立速度直接影响到整个流水线型模数转换器的分辨率和转换速率.本文改进了辅助运放的共模反馈结构,解决了传统结构中跨导运放连续时间共模反馈(CMFB)电路设计困难,偏置电路复杂的问题,使用工作在饱和区边沿的MOS管对实现反馈结构,使输出共模电平在1.65 v快速稳定.该采样保持电路基于0.5μm 2P3M CMOS工艺,使ADC达到了10位,40 MHz的性能,一级采样电路在3.3 V的电压下其功耗为6 mW.

关键词：采样保持电路增益增强运放共模反馈

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

低功耗采样保持电路的分析与设计

引用

煤炭技术 2011年第5期30卷 40-42页

作者：冯赟江西渝州科技职业技术学院江西新余338000

在分析和比较两种开关电容采样保持电路的基础上,设计了一种低功耗采样保持电路。它采用电容翻转式结构、增益增强技术以及栅压自举开关技术降低了运放的功耗和电路的非线性失真。电路采用smic 0.18μmCMOS工艺进行设计,仿真结果表明该... 详细信息

在分析和比较两种开关电容采样保持电路的基础上,设计了一种低功耗采样保持电路。它采用电容翻转式结构、增益增强技术以及栅压自举开关技术降低了运放的功耗和电路的非线性失真。电路采用smic 0.18μmCMOS工艺进行设计,仿真结果表明该采样保持电路的SNDR为71dB,功耗仅为3.8mW,可以用于10bit 50Ms/s的流水线ADC中。

关键词：采样保持电路开关电容增益增强运放

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

传感器差分电容检测电路的设计

传感器差分电容检测电路的设计

引用

作者：潘宇翔电子科技大学

学位级别：硕士

随着MEMS惯性器件技术的不断进步,MEMS惯性器件在军用和民用领域应用广泛。他们具有物理尺寸小、功耗低、出色的稳定性和环境适应能力。差分电容式传感器常常被用于探测各种物理量如压力值、位移、加速度、角速度等。这种传感器在电学... 详细信息

随着MEMS惯性器件技术的不断进步,MEMS惯性器件在军用和民用领域应用广泛。他们具有物理尺寸小、功耗低、出色的稳定性和环境适应能力。差分电容式传感器常常被用于探测各种物理量如压力值、位移、加速度、角速度等。这种传感器在电学模型上可以用两片可变电容来表示,其电容与所要探测的物理量有关。由于各种微机电系统(Micro-Electro-Mechanical System,MEMS)的尺寸都很小,电容式传感器的差分电容变化量非常小,对于差分电容差值的检测电路的设计就对工程师提出了非常高的挑战,因此这一领域也成为了各机构和院校的研究热点。本文从基本的原理出发分析了电容式传感器的基本模型和电路噪声组成,比较了三种不同的检测方式的电路结构,包括连续时间电压检测方式、连续时间电流检测方式和开关电容电荷检测方式,并基于开关电容(Switched-capacitor,SC)电荷检测方式实现了一种前端检测电路。本文首先设计了一个全差分增益增强的运算放大器用于电容-电压转换模块和采样/解调模块,以满足开关电容电路对运放带宽和增益的高要求。然后提出了一个新型结构用来提高大位移信号下的线性度。由于电路工作于低频段,相关双采样技术被用于减少闪烁噪声和直流失调的影响,包括每一个MOS开关和时钟的相位都进行了设计来抑制开关及寄生带来的非理想因素的影响。在最后的输出端是一个采用了斩波运算放大器的低通滤波器,用来滤除毛刺和噪声。同时也设计了包括时钟源、带隙基准电压、电流源、分频器与时序产生电路等外围电路。检测电路系统的突出优点是对噪声的抑制和较好的线性度,并且可以通过可编程电容阵列调整非线性补偿、失配补偿并适应不同静态电容大小的表头。检测电路基于0.18μm CMOS工艺进行设计仿真并进行了细致的版图设计和流片。版图布局考虑了最佳匹配规则,并采用低噪声的布局和设计。仿真显示检测电路-3dB带宽大于25kHz,100Hz处噪声为3.64μV/√,可适应1000pF的单边静态电容和1倍的可程控增益范围,最终测试了检测电路的电容-电压输入输出转移曲线。

关键词：检测电路增益增强运放电容-电压转换器线性度相关双采样

来源：

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

10bit 60Msps 15mW流水线ADC的设计

引用

电子元器件应用 2009年第9期11卷 64-66页

作者：方狄林平分北京工业大学嵌入式系统重点实验室北京100124

给出了一个SMIC0.13μm CMOS工艺的10bit/60 MHz流水线ADC的设计方法。该电路去掉了采样保持电路,同时引入运放分享技术,从而大大降低了功耗。仿真结果显示,在60 MHz时钟采样时,其ENOB为9.67bit,SFDR为75.2dB。

关键词：采样保持电路运放共享低功耗增益增强运放

来源：

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

欢迎您,

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

在线全文

在线全文

请选择保存的检索档案：

请选择收藏分类：

通借通还

欢迎您,

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

在线全文

在线全文

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：