检索结果-南通市图书馆

Turbo码中基4并行QPP交织器算法研究

在线全文

学校读者我要写书评

暂无评论

智能计算机与应用 2022年第4期12卷 35-40页

作者：史宜巧李丛江苏电子信息职业学院智能制造学院江苏淮安223003 南京理工大学泰州科技学院江苏泰州225300

为了最小化相邻比特之间的相关性,在Turbo编码过程中引入交织器。QPP交织器作为无竞争交织器,结构灵活,性能优良,然而计算过程比较复杂,增加了硬件电路的设计难度。为了解决这个问题,本文提出了一种简化的4路并行基4交织器算法。将交织... 详细信息

为了最小化相邻比特之间的相关性,在Turbo编码过程中引入交织器。QPP交织器作为无竞争交织器,结构灵活,性能优良,然而计算过程比较复杂,增加了硬件电路的设计难度。为了解决这个问题,本文提出了一种简化的4路并行基4交织器算法。将交织地址的计算简化为递推计算,并进一步推导了4路并行基4条件下交织器设计,设计了一种单入多出(Single Input Multiple Output,SIMO)交织器。最后对所设计的交织器进行FPGA实现,仿真结果表明该交织器每个时钟可以并行输出8个正确交织地址,提升了Turbo译码性能。

关键词：交织器 QPP 并行基4 单入多出

MIMO-OFDM系统二相ACS前向回溯基4 Viterbi译码器设计与实现

同方期刊数据库博看期刊评论

在线全文

学校读者我要写书评

暂无评论

科技通报 2013年第9期29卷 176-180,184页

作者：薛莲武汉长江工商学院工学院湖北武汉430065

针对WLAN MIMO-OFDM系统在吞吐率、功耗、延时及硬件开销方面要求,该文提出了一种二相加比选(ACS)前向回溯基4 Viterbi译码器。利用基4算法分支输出反对称特性,该译码器按网格图状态进行ACS二相处理,既可保证MIMO-OFDM系统高吞吐率要求... 详细信息

针对WLAN MIMO-OFDM系统在吞吐率、功耗、延时及硬件开销方面要求,该文提出了一种二相加比选(ACS)前向回溯基4 Viterbi译码器。利用基4算法分支输出反对称特性,该译码器按网格图状态进行ACS二相处理,既可保证MIMO-OFDM系统高吞吐率要求,也能减少近一半ACS运算单元开销。同时译码器采用前向回溯法,在维持功耗低特性基础上,进一步减少译码延时。在WLAN 2×2 MI MO-OFDM系统平台中进行前仿和后仿,测试结果验证了该译码器在1/2、2/3、3/4及5/6码率时的功能和性能,满足系统高吞吐率要求,与全并行ACS单元相比,此二相ACS可节省40%运算资源,与传统回溯算法相比,译码器延时可减小25%。

关键词： WLAN MIMO—OFDM 二相ACS 前向回溯基4 Viterbi

在线全文

学校读者我要写书评

暂无评论

减少基4FFT算法运算量的措施

燕山大学学报 1995年第2期21卷 133-137页

作者：姜万录张淑清

推导出计算正序输入ＤＩＦ基４Ｓａｎｄｅ—ＴｕｋｅｅＦＦＴ算法旋转因子指数公因子ｐ的一种简单方法．给出大幅度减少该算法处理程序运算量的几项有效措施．

关键词：快速富里叶交换 Sande—Tukey算法基4 旋转因子

在线全文

学校读者我要写书评

暂无评论

基于FPGA的高速基4FFT设计与实现

物联网技术 2012年第7期2卷 38-40,44页

作者：王金川高强高光辉电子科技大学微电子与固体电子学院四川成都610054

针对实时高速信号处理要求,设计并实现了一种基于FPGA的高速流水线结构的基4FFT处理器。根据各种不同基算法的运算量、硬件面积和控制复杂度,选定按时间抽取的基4算法,同时采用单路延时反馈(Single-path Delay Feedback,SDF)流水线结构... 详细信息

针对实时高速信号处理要求,设计并实现了一种基于FPGA的高速流水线结构的基4FFT处理器。根据各种不同基算法的运算量、硬件面积和控制复杂度,选定按时间抽取的基4算法,同时采用单路延时反馈(Single-path Delay Feedback,SDF)流水线结构,提高了处理速度。通过Verilog HDL语言进行模块化描述和验证,结果表明,该FFT处理器具有较高性能。

关键词： FFT 流水线基4 蝶形运算

在线全文

学校读者我要写书评

暂无评论

优于DSP的最优化基4FFT的实现

微处理机 1998年第2期19卷 32-34页

作者：朱玉田许滨合肥工业大学合肥230009

采用分离纯加减、表格旋转因子、表格整序等优化措施，使得1024复数点基4FFT在Pentium166上只需4ms的运算时间，速度和精度均达到TMS320C25DSP芯片的两倍以上。

关键词：基4 优化 DSP 快速富里叶变换数字信号处理器

在线全文

学校读者我要写书评

暂无评论

一种减小SRT浮点算法时延的优化方法

计算机研究与发展 2003年第11期40卷 1650-1656页

作者：刘华平胡伟武中国科学院计算技术研究所系统结构室北京100080

基于传统SRT除法算法的实现,提出了一种并行度更大的优化方法,即让传统SRT结构中组成商选择的相对独立两部分(包括计算选择函数表输入值和查找选择函数表)并行执行,从而缩短整体设计的时延.针对SRT算法基数为4,基数为8,基数为16的不同情... 详细信息

基于传统SRT除法算法的实现,提出了一种并行度更大的优化方法,即让传统SRT结构中组成商选择的相对独立两部分(包括计算选择函数表输入值和查找选择函数表)并行执行,从而缩短整体设计的时延.针对SRT算法基数为4,基数为8,基数为16的不同情况,使用Verilog硬件描述语言分别设计传统结构和相应的优化结构,然后通过DesignCompiler综合工具(采用.18标准单元库)得出时延和面积.实验结果表明,对于基数4的SRT算法,优化结构比传统结构时延大约能减小13.30％(减小的时延大约0.27ns),面积增加了5.02％;对于基数8的SRT算法,时延大约能减小22.31％(减小的时延大约为0.54ns),面积增加了31.94％;而对于基数16的SRT算法.时延大约能减小12.41％(减小的时延大约为0.33ns),但面积增加了259.59％.

关键词： SRT 基4 基8 基16

基于高速FFT结构的频域抗干扰算法的FPGA实现

在线全文

学校读者我要写书评

暂无评论

微电子学与计算机 2014年第5期31卷 32-35页

作者：周景龙电子科技大学电子科学技术研究院四川成都611731

提出了一种基于高速FFT结构的算法硬件设计与实现,FFT采用基4算法,旋转因子采用CORDIC算法生成,节省了存储资源,最后在硬件平台上测试,取得了很好的抗干扰效果.

关键词：频域抗干扰算法 FFT 基4 CORDIC

基于WiMax的OFDM模式的低开销FFT设计

在线全文

学校读者我要写书评

暂无评论

半导体技术 2008年第9期33卷 829-832页

作者：熊道琪黑勇周玉梅中国科学院微电子研究所北京100029

研究一种适用于IEEE802.16e(WiMax)正交频分复用(OFDM)模式的256点低开销FFT处理器,采用基于存储器结构和原位计算(in-place)存储方法来减小面积开销,同时采用基4(radix-4)的算法来降低时钟频率从而降低功耗,提出了一种新的门控时钟来... 详细信息

研究一种适用于IEEE802.16e(WiMax)正交频分复用(OFDM)模式的256点低开销FFT处理器,采用基于存储器结构和原位计算(in-place)存储方法来减小面积开销,同时采用基4(radix-4)的算法来降低时钟频率从而降低功耗,提出了一种新的门控时钟来控制功耗较大的乘法单元,该方法降低了6%的功耗,并且用SMIC 0.13μm的CMOS工艺实现FFT的设计,芯片核大小为585μm×585μm,功耗为4.48 mW@48 MHz,满足低开销的设计要求。

关键词：正交频分复用快速傅里叶变化基4 原位计算低功耗门控时钟

在线全文

学校读者我要写书评

暂无评论

高性能并行Turbo译码器的VLSI设计

计算机工程 2012年第23期38卷 255-258页

作者：陈绪斌曹嘉麟陈赟曾晓洋复旦大学专用集成电路与系统国家重点实验室上海201203

提出一种高度并行的Turbo译码器。该译码器包含32个并行的基4子译码器,采用改进的滑窗译码流程和存储单元划分方案,使吞吐率最高提升43.2%。在SMIC 0.13 m工艺下,该译码器包含194万等效门,在294 MHz时钟频率和5.5次迭代下,吞吐率可达1.1... 详细信息

提出一种高度并行的Turbo译码器。该译码器包含32个并行的基4子译码器,采用改进的滑窗译码流程和存储单元划分方案,使吞吐率最高提升43.2%。在SMIC 0.13 m工艺下,该译码器包含194万等效门,在294 MHz时钟频率和5.5次迭代下,吞吐率可达1.19 Gb/s,满足4G移动通信标准LTE Advanced的峰值吞吐率要求。

关键词： Turbo码译码器并行结构基4 4G移动通信