检索结果-南通市图书馆

维普期刊数据库博看期刊

多卤化策略构筑双极性晶体管和具有良好噪声容限的高增益反相器

在线全文

学校读者我要写书评

暂无评论

Science Bulletin 2022年第18期67卷 1849-1853,M0003页

作者：杨杰杨学礼陈金佯赵志远蒋雅倩朱明亮李俊宇池凯王帅郭云龙刘云圻 Beijing National Laboratory for Molecular Sciences Key Laboratory of Organic SolidsInstitute of Chemistry Chinese Academy of SciencesBeijing 100190China School of Chemistry and Chemical Engineering Huazhong University of Science and TechnologyWuhan 430074China

双极性半导体聚合物在有机场效应晶体管(OFETs)和逻辑电路中具有良好的应用前景.本文报道了一种多卤化策略,合成了第一个多卤化环化靛蓝(FClBAI)及其聚合物(PFClBAI-V).PFClBAI-V具有超窄的光学带隙(0.99 eV),其HOMO和LUMO能级分别为-5... 详细信息

双极性半导体聚合物在有机场效应晶体管(OFETs)和逻辑电路中具有良好的应用前景.本文报道了一种多卤化策略,合成了第一个多卤化环化靛蓝(FClBAI)及其聚合物(PFClBAI-V).PFClBAI-V具有超窄的光学带隙(0.99 eV),其HOMO和LUMO能级分别为-5.40和-3.86 eV.基于PFClBAI-V的OFETs表现出良好的平衡双极性半导体性能,其最大空穴和电子迁移率分别为1.72和1.22 cm^(2)Vs.此外,其p型阈值电压和n型阈值电压非常接近.基于PFClBAI-V的反相器的增益高达136,同时噪声容限达到了68.5%,这些结果是基于双极性聚合物的反相器的最高值之一.上述结果表明多卤化是一种获得平衡双极性晶体管和高性能反相器的有效策略.

关键词：双极性晶体管反相器阈值电压电子迁移率半导体性能逻辑电路半导体聚合物噪声容限

亚70nm CMOS工艺低漏电流、高噪声容限的低功耗多输入多米诺或门的设计(英文)

在线全文

学校读者我要写书评

暂无评论

Journal of Semiconductors 2006年第5期27卷 804-811页

作者：郭宝增宫娜汪金辉河北大学电子信息工程学院保定071002 北京工业大学电子信息与控制工程学院北京100022

提出了两种新的电路技术,在降低多输入多米诺“或门”的动态功耗的同时减小了漏电流,并提高了电路的噪声容限.采用新的电路技术设计了八输入多米诺“或门”并基于45nm BSI M4 SPICE模型对其进行了模拟.模拟结果表明,设计的两种新多米诺... 详细信息

提出了两种新的电路技术,在降低多输入多米诺“或门”的动态功耗的同时减小了漏电流,并提高了电路的噪声容限.采用新的电路技术设计了八输入多米诺“或门”并基于45nm BSI M4 SPICE模型对其进行了模拟.模拟结果表明,设计的两种新多米诺电路在同样的噪声容限下有效地降低了动态功耗,减小了总的漏电流,同时提高了工作速度.与双阈值多米诺电路相比,设计的两种电路动态功耗分别降低了8·8 %和11·8 %,电路速度分别提高了9·5 %和13·7 %,同时总的漏电流分别降低了80·8 %和82·4 %.基于模拟结果,也分析了双阈值多米诺电路中求值点的不同逻辑状态对总的漏电流的影响.

关键词：低功耗漏电流多米诺或门噪声容限

在线全文

学校读者我要写书评

暂无评论

噪声容限与噪声抑制

公安应用技术通讯 1991年第2期 24-30页

作者：朱自雄贾中天

美军标MIL-STD-883K中噪声容限测试方法的适用性研究

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

电子测量技术 2017年第5期40卷 14-22页

作者：菅端端刘芳钟明琛中国电子技术标准化研究院北京100176

提出了美军标MIL-STD-883K噪声容限测试方法在使用中的一些问题。基于对业界所用噪声容限测试方法的分析,比较了各种方法间的区别和优缺点,分析了美军标中噪声容限测试方法很少修订却长期存在的原因。通过对相关标准和测试方法的梳理,... 详细信息

提出了美军标MIL-STD-883K噪声容限测试方法在使用中的一些问题。基于对业界所用噪声容限测试方法的分析,比较了各种方法间的区别和优缺点,分析了美军标中噪声容限测试方法很少修订却长期存在的原因。通过对相关标准和测试方法的梳理,明确了美军标及其他噪声容限测试方法的适用范围,提出了我国相应标准制修订方向的建议。测试结果表明,最大乘积法和动态最大等边法在较大的范围内都适用,可以在我国相应标准中加以采用。

关键词：噪声容限最大等边法最大乘积法动态最大等边法

安全逻辑器件与CMOS B/T逻辑电路及其噪声容限

在线全文

学校读者我要写书评

暂无评论

计算机研究与发展 1993年第5期30卷 55-61,7页

作者：江建慧胡谋上海铁道学院可靠计算系统研究室 200333

本文从容错计算技术的使用效果出发,将其分为故障诊断、资源冗余和故障安全三类技术。在分析传统故障安全技术的基础上,建立了一个统一的安全逻辑系统概念模型,并以此对该种系统进行了分类。作为一类扩展故障安全逻辑器件,文章重点介绍... 详细信息

本文从容错计算技术的使用效果出发,将其分为故障诊断、资源冗余和故障安全三类技术。在分析传统故障安全技术的基础上,建立了一个统一的安全逻辑系统概念模型,并以此对该种系统进行了分类。作为一类扩展故障安全逻辑器件,文章重点介绍了三中取二值CMOS 逻辑电路,并参照CMOS 二值集成电路参量体系,结合实际测量结果提出了CMOS 三中取二值逻辑器件噪声容限的定义及其解法,从而为进一步完善该类新型器件的参量体系奠定了基础,同时还有利于其推广应用。

关键词：容错故障安全噪声容限逻辑电路

具有电隔离、线"或"能力和改善噪声容限的I^2C接口

在线全文

学校读者我要写书评

暂无评论

电子设计技术 EDN CHINA 2007年第10期14卷 128-128页

作者： Michele Costantino Microsaic Systems Ltd WokingUnited Kingdom

本设计实例描述了一种简单而有效的方法为连接在I2C总线上的设备提供光隔离（图1）。这个电路改进了早期的版本。（参考文献1）。 SDA和SCL处在I^2C总线的主区域。SDA1和SCL1在从设备区域。可以很容易对时钟线路进行光隔离，因为它具有... 详细信息

本设计实例描述了一种简单而有效的方法为连接在I2C总线上的设备提供光隔离（图1）。这个电路改进了早期的版本。（参考文献1）。 SDA和SCL处在I^2C总线的主区域。SDA1和SCL1在从设备区域。可以很容易对时钟线路进行光隔离，因为它具有从主设备到从设备的单向性。Q3是P沟道MOSFET．它为快速光耦合器IC2的LED提供电流，缓冲时钟线路。

关键词： I^2C接口噪声容限电隔离 P沟道MOSFET 能力 I^2C总线 I2C总线从设备

可控掺杂双极性半导体聚合物应用于简化构筑综合性能优异的有机逻辑电路

在线全文

学校读者我要写书评

暂无评论

Science China Materials 2023年第6期66卷 2436-2444页

作者：杨佳鑫陈胜楠刘情情王永帅苗扎根任晓辰胡袁源张光杰董焕丽乔雅丽宋延林胡文平 Beijing National Laboratory for Molecular Sciences Key Laboratory of Organic SolidsInstitute of ChemistryChinese Academy of SciencesBeijing 100190China School of Chemical Sciences University of Chinese Academy of SciencesBeijing 100049China Beijing National Laboratory for Molecular Sciences Key Laboratory of Green PrintingInstitute of ChemistryChinese Academy of SciencesBeijing 100190China Tianjin Key Laboratory of Molecular Optoelectronic Sciences Department of ChemistrySchool of ScienceTianjin University&Collaborative Innovation Center of Chemical Science and EngineeringTianjin 300072China Key Laboratory for Micro/Nano Optoelectronic Devices of Ministry of Education School of Physics and ElectronicsHunan UniversityChangsha 410082China CAS Key Laboratory of Standardization and Measurement for Nanotechnology CAS Center for Excellence in NanoscienceNational Center for Nanoscience and TechnologyBeijing 100190China

有机电子学的最终目标是实现简单地构筑高性能逻辑电路以满足各种应用需求.双极性有机半导体,特别是双极性共轭聚合物,在制备可溶液印刷、低成本和大面积的有机电路方面具有独特的优势.然而,本征双极性聚合物的窄带隙导致其电流开关比低... 详细信息

有机电子学的最终目标是实现简单地构筑高性能逻辑电路以满足各种应用需求.双极性有机半导体,特别是双极性共轭聚合物,在制备可溶液印刷、低成本和大面积的有机电路方面具有独特的优势.然而,本征双极性聚合物的窄带隙导致其电流开关比低(通常为10~2-10~3),阻碍了输出信号的高精度和抗干扰性,而这是潜在逻辑电路应用的关键要求.本文中,基于可控掺杂的工艺,本征平衡双极性聚合物实现了准单极传输特性,其p沟道和n沟道薄膜晶体管的电流开关比均显著提高至10~5-10~7.此外,可控掺杂的有机逻辑电路如非门、或非门、与非门通过直写印刷技术构建,其具有优异的综合性能,高达150的增益值和68%的信号噪声容限以及快速响应.本工作通过掺杂策略显著地提高了双极性材料的开关比,可为双极性材料在印刷集成电路中的实际应用提供理论基础.

关键词：逻辑电路薄膜晶体管有机半导体与非门增益值极性聚合物双极性噪声容限

纳米级SRAM和MRAM的RSM模型的建立及可靠性技术的研究

在线全文

学校读者我要写书评

暂无评论

纳米级SRAM和MRAM的RSM模型的建立及可靠性技术的研究

作者：丁艳艳江南大学

学位级别：硕士

存储器是计算机系统的核心部件之一,其稳定性是衡量整个计算机系统性能的关键指标之一。随着集成电路工艺技术的不断发展,存储器的集成度得到不断提高,但在先进工艺下,高集成度存储器的可靠性也将面临新的挑战,因此开展纳米级工艺尺度... 详细信息

存储器是计算机系统的核心部件之一,其稳定性是衡量整个计算机系统性能的关键指标之一。随着集成电路工艺技术的不断发展,存储器的集成度得到不断提高,但在先进工艺下,高集成度存储器的可靠性也将面临新的挑战,因此开展纳米级工艺尺度下存储器可靠性的研究,成为目前微电子学的研究热点之一。本论文针对纳米级静态随机存储器(SRAM)和磁随机存储器(MARM)可靠性方面开展研究工作,建立响应曲面法(RSM)优化模型对存储器的关键参数进行优化。分别建立了SRAM的读写可靠性RSM优化模型和MRAM的关键工艺RSM优化模型,所建立的模型对相关存储器性能的提高,具有一定的研究价值。本论文主要的工作内容包括:(1)针对纳米工艺节点下存储器整体性能的分析中,多维度数据的分析缺少具体数学模型的问题,本论文分析了响应曲面法(RSM)的优势和相关统计学原理,并将其应用到SRAM的读写可靠性和MRAM的工艺优化的分析工作中。(2)针对工艺节点下降后SRAM存储单元出现的读写可靠性下降的问题,基于预测模型对90纳米至7纳米的关键工艺节点下的SRAM存储单元的性能进行了仿真,所涉及的仿真变量包含器件单元比、上拉比、位线预充电压、电源电压和温度等。基于仿真结果分析了不同节点下噪声容限的变化趋势,并结合相应的仿真结果建立了多个因素变化时SRAM存储单元噪声容限相关的RSM模型。基于该模型开展了不同关键工艺节点下噪声容限的分析,并与传统的噪声容限优化方法进行了对比。对比结果表明,在7纳米工艺节点下,基于所建立的RSM分析方法能使SRAM存储单元的读噪声容限,写噪声容限分别提高27.19%和37.38%。(3)针对MRAM制造过程中由于干法刻蚀工艺机理不完善带来的刻蚀形貌不佳、侧壁淀积等问题,应用相关RSM理论和统计学原理,建立了高密度MRAM刻蚀停止时间的预测模型,可以用来优化干法刻蚀工艺,从而提高存储器的集成度。首先通过工艺仿真分析了干法刻蚀工艺中的气体压强、气体温度、自偏置电压等实验条件对MRAM存储单元刻蚀速率的影响;其次基于对入射离子角度和入射能量的关键变量进行了分析,研究了影响底部电极刻蚀速率变化的主要原因;基于以上分析结果建立了干法刻蚀工艺的RSM分析模型,并根据模型,对不同变量下干法刻蚀停止时间进行了预测,预测结果表明,通过RSM方法优化的干法刻蚀参数,能够实现更大的底部间距和更优的侧壁刻蚀角度。(4)研究发现,MRAM存储器阵列的工艺变量波动问题和阵列之间的磁耦合影响等因素,会对MRAM存储性能的稳定性带来较明显的影响。针对这一问题,本论文基于STT MRAM的读写机制,建立了相应的与稳定性相关的故障模型,并基于所建立的故障模型对MRAM的读写可靠性进行了分析。在分析的基础上,运用一款新型的写电流提升电路,有效提高了存储器写操作的成功率。

关键词： SRAM MRAM RSM 噪声容限刻蚀终点故障模型

基于CMOS 28nm工艺的nvSRAM电路设计

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于CMOS 28nm工艺的nvSRAM电路设计

作者：尹家宇厦门理工学院

学位级别：硕士

随着智能手机,数码相机,平板电脑,移动存储设备等便携式电子产品的普及和不断发展,存储器市场不断的扩大。静态随机存储器(Static Random Access Memory,SRAM)具有高速低功耗的优点,在存储市场中占有重要的地位。然而SRAM易失性的缺点... 详细信息

随着智能手机,数码相机,平板电脑,移动存储设备等便携式电子产品的普及和不断发展,存储器市场不断的扩大。静态随机存储器(Static Random Access Memory,SRAM)具有高速低功耗的优点,在存储市场中占有重要的地位。然而SRAM易失性的缺点限制了SRAM在非易失性存储领域的应用,因此解决SRAM的易失性成为了关键的技术问题。在早期的非易失性SRAM(Nonvolatile SRAM,nv SRAM)中,通过在SRAM中内置电池的方式来实现数据的保存,然而电池的寿命受温度的影响较大,导致了存储数据的稳定性差且芯片面积大。通过总线互连的方式将SRAM与非易失性存储器(Nonvolatile Memory,NVM)结合来实现非易失性的功能,但存在数据传输慢、易丢失等问题。针对以上的问题,本文详细分析了不同nv SRAM的实现原理及所存在的问题,针对传统SRAM断电时数据无法保存的缺点,本文结合SRAM低功耗与阻变存储器(Resistive Random Access Memory,RRAM)高稳定性和非易失性等优点,提出了一种改进型8T2R nv SRAM存储单元结构。为了解决SRAM断电时数据易丢失的问题,在SRAM中引入RRAM技术,实现了SRAM非易失性的功能。同时采用双端模式的电路设计,提高了数据的恢复速度。该电路基于UMC CMOS 28nm 1P9M工艺实现,测试结果表明,电源电压在0.9V时,静态噪声容限为0.35V,读噪声容限为0.16V,写噪声容限为0.41V,数据保存时间为0.21ns,数据恢复时间为0.18ns。基于存储单元的测试数据,本文在外围电路上进行了相关的研究。由于译码电路的译码速度是存储器读取速度的关键路径之一,本文采用了预译码技术,通过将地址译码信号进行预处理,减少了译码电路中器件的数量,并且优化每一级译码电路中MOS管的尺寸,减小了译码电路的时间延迟,提高了译码电路的译码速度。同时,对其它外围电路的模块进行了大量的文献调研和理论的分析,找到了每个模块的关键技术及所存在的问题,提出相应的解决方案。最终,本文将存储单元与外围电路结合,设计了一款容量为1024x8bit的nv SRAM。在电源电压为0.9V时,仿真结果表明,系统读取1bit数据的时间5.2ns。本文通过存储单元的测试数据及系统电路的仿真分析,验证了存储单元和外围电路设计方案的可行性,对nv SRAM设计具有重要的参考意义。

关键词：静态随机存储器非易失性阻变存储器噪声容限恢复时间