检索结果-南通市图书馆

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

典型可重构架构的算法映射分析

微电子学与计算机 2013年第8期30卷 160-164,168页

作者：方琛何卫锋毛志刚上海交通大学微电子学院上海200240

可重构架构高效、灵活,能够满足嵌入式处理领域的高性能需求.通过对三种粗粒度与两种多粒度的典型可重构架构进行建模,将算法分类,并映射不同类型的算法到可重构架构上,从硬件利用率,计算时间,输入输出带宽,数据组织形式,数据复用率等... 详细信息

可重构架构高效、灵活,能够满足嵌入式处理领域的高性能需求.通过对三种粗粒度与两种多粒度的典型可重构架构进行建模,将算法分类,并映射不同类型的算法到可重构架构上,从硬件利用率,计算时间,输入输出带宽,数据组织形式,数据复用率等五个方面进行分析,得到多粒度的可重构架构,配以灵活的互联能够更好地完成各类算法,但是总体的硬件利用率较低.而数据带宽仍然是可重构架构的瓶颈.为可重构架构设计提供理论依据.

关键词：可重构架构粗粒度多粒度计算密集型 I/O密集型算法映射

在线全文

学校读者我要写书评

暂无评论

粗粒度可重构架构抗差分功耗攻击方案的设计

粗粒度可重构架构抗差分功耗攻击方案的设计

作者：申艾麟东南大学

学位级别：硕士

密码芯片在信息安全中扮演着不可或缺的角色,对性能、资源开销、功耗和安全性等指标提出需求。通用处理器可用于实现各类密码算法,并通过专用指令或并行技术进行加速,但在面积效率和能量效率方面难以满足实用需求;基于专用硬件的实现方... 详细信息

密码芯片在信息安全中扮演着不可或缺的角色,对性能、资源开销、功耗和安全性等指标提出需求。通用处理器可用于实现各类密码算法,并通过专用指令或并行技术进行加速,但在面积效率和能量效率方面难以满足实用需求;基于专用硬件的实现方式则在性能、面积效率和能量效率方面优势明显,但均只对特定算法定制,灵活性受限。另外在二者的安全实现方面,均需为抵御功耗攻击手段付出较大的性能开销和硬件资源开销代价。本文采用粗粒度可重构方式实现分组密码算法,能够在性能和实现效率之间取得良好折中,并能够在有效抵御差分功耗攻击的同时大幅缩减性能开销和硬件资源开销。本文针对密码算法中的线性运算与非线性运算分别采用相应的安全防护方案。对于线性运算,基于布尔掩码设计了寄存器秘密分享方案,使得线性部分能抵御一阶功耗攻击,并利用可重构架构中的闲置资源配置来实现,控制了面积开销的增长,针对闲置资源配置时所导致的性能开销问题,利用局部重构来进行缓解;对于非线性运算,设计了数据通路动态重构方案,利用可重构架构中S盒前后数据通路中的时序余量来构建不同延时的数据通路,在不影响架构最高主频的前提下,大幅提高抗攻击能力。本文基于SAKURA-G平台的FPGA开发板来实现抗差分功耗攻击的粗粒度可重构架构,采用汉明距离和汉明重量功耗模型验证抗攻击效果。实验结果显示:采用该架构实现DES和AES算法时,抗攻击能力均达到2,000,000条功耗迹以上,硬件资源开销仅为10.4%,性能开销分别仅为2.1%和2.5%。

关键词：可重构架构分组密码算法差分功耗攻击

面向分组密码算法可重构架构的抗功耗攻击研究

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

面向分组密码算法可重构架构的抗功耗攻击研究

作者：陈圣华东南大学

学位级别：硕士

近年来,功耗攻击作为一种有效获取密钥的攻击手段,对密码芯片的安全性提出了严峻的挑战。分组密码算法的可重构实现虽然兼具灵活性和高效性,但同其他实现一样易受到功耗攻击手段的威胁。因此需要一种低面积和吞吐率开销的抗功耗攻击设... 详细信息

近年来,功耗攻击作为一种有效获取密钥的攻击手段,对密码芯片的安全性提出了严峻的挑战。分组密码算法的可重构实现虽然兼具灵活性和高效性,但同其他实现一样易受到功耗攻击手段的威胁。因此需要一种低面积和吞吐率开销的抗功耗攻击设计来保证面向分组密码算法可重构架构芯片的安全性。本文基于已有分组密码算法可重构架构设计并实现了相应的抗功耗攻击方案,在较低的面积和吞吐率开销代价下,能够有效的抵御差分功耗攻击。首先,本文设计并实现了一种基于随机乱序的抗功耗攻击方法,通过对数据执行顺序的动态随机加扰,扰乱操作数与功耗轨迹之间的对应统计关系,大幅度增强密码芯片的抗功耗攻击性能。然后,针对能量攻击效率更高的汉明距离模型,本文设计并实现了一种基于寄存器随机化的抗功耗攻击方法。该方法通过动态变换数据执行的路径来阻碍汉明距离模型的建立,从而达到抵御功耗攻击的目的,并通过复用可重构架构中的冗余寄存器和互联资源减少了额外的面积资源和性能开销。本文基于SAKURA-G FPGA功耗攻击评估板和基于汉明距离与汉明重量两种功耗攻击模型的差分功耗攻击来验证攻击效果,实验结果显示:该架构实现DES和AES算法时,抗攻击能力均达到2,000,000条功耗轨迹以上。最后,本文设计的抵御功耗攻击的分组密码可重构架构,基于TSMC 45nm工艺,工作主频500MHz,最高吞吐率4.5Gbps(AES算法)。结果显示采用本文给出的抵御功耗攻击方案后,芯片面积资源开销为9.94%,吞吐率开销为3.4%。

关键词：可重构架构分组密码算法功耗分析攻击

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于DSM的可重构多DSP并行处理架构

华中科技大学学报（自然科学版） 2012年第S2期40卷 83-86,97页

作者：程鑫吴华春武汉理工大学机电工程学院湖北武汉430070

提出一种基于DSM的可在线重构多DSP并行处理架构,采用基于自定义内部总线的信息传递服务,在分布式物理内存上实现了统一编址的共享内存模型,减小了DSP之间的数据传递开销;设计基于VME总线的在线重构来实现针对消息传递服务的重定义,增... 详细信息

提出一种基于DSM的可在线重构多DSP并行处理架构,采用基于自定义内部总线的信息传递服务,在分布式物理内存上实现了统一编址的共享内存模型,减小了DSP之间的数据传递开销;设计基于VME总线的在线重构来实现针对消息传递服务的重定义,增强了并行计算架构的通用性.实验表明,采用此DSM能减小了并行DSP对共享数据同步访问开销,满足多轴精密同步运动控制系统需求.

关键词：并行计算可重构架构消息传递分布式共享内存多DSP 运动控制

在线全文

学校读者我要写书评

暂无评论

面向低精度神经网络的数据流体系结构优化

计算机研究与发展 2023年第1期60卷 43-58页

作者：范志华吴欣欣李文明曹华伟安学军叶笑春范东睿处理器芯片全国重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院大学计算机科学与技术学院北京100049

数据流架构的执行方式与神经网络算法具有高度匹配性,能充分挖掘数据的并行性.然而,随着神经网络向更低精度的发展,数据流架构的研究并未面向低精度神经网络展开,在传统数据流架构部署低精度(INT8,INT4或者更低)神经网络时,会面临3个问... 详细信息

数据流架构的执行方式与神经网络算法具有高度匹配性,能充分挖掘数据的并行性.然而,随着神经网络向更低精度的发展,数据流架构的研究并未面向低精度神经网络展开,在传统数据流架构部署低精度(INT8,INT4或者更低)神经网络时,会面临3个问题:1)传统数据流架构的计算部件数据通路与低精度数据不匹配,无法体现低精度神经网络的性能和能效优势;2)向量化并行计算的低精度数据在片上存储中要求顺序排列,然而它在片外存储层次中是分散排列的,使得数据的加载和写回操作变得复杂,传统数据流架构的访存部件无法高效支持这种复杂的访存模式;3)传统数据流架构中使用双缓冲机制掩盖数据的传输延迟,但是,当传输低精度数据时,传输带宽的利用率显著降低,导致计算延迟无法掩盖数据传输延迟,双缓冲机制面临失效风险,进而影响数据流架构的性能和能效.为解决这3个问题,设计了面向低精度神经网络的数据流加速器DPU_Q.首先,设计了灵活可重构的计算单元,根据指令的精度标志位动态重构数据通路,一方面能高效灵活地支持多种低精度数据运算,另一方面能进一步提高计算并行性和吞吐量.另外,为解决低精度神经网络复杂的访存模式,设计了Scatter引擎,该引擎将在低层次或者片外存储中地址空间离散分布的低精度数据进行拼接、预处理,以满足高层次或者片上存储对数据排列的格式要求.同时,Scatter引擎能有效解决传输低精度数据时带宽利用率低的问题,解决了双缓冲机制失效的问题.最后,从软件方面提出了基于数据流执行模式的低精度神经网络映射算法,兼顾负载均衡的同时能对权重、激活值数据进行充分复用,减少了访存和数据流图节点间的数据传输开销.实验表明,相比于同精度的GPU(Titan Xp)、数据流架构(Eyeriss)和低精度神经网络加速器(BitFusion),DPU_Q分别获得3.18倍、6.05倍、1.52倍的性能提升和4.49倍、1.6倍、1.13倍的能效提升.

关键词：数据流架构低精度神经网络量化可重构架构直接内存访问

在线全文

学校读者我要写书评

暂无评论

低功耗神经网络计算芯片技术研究

中国科学：信息科学 2019年第3期49卷 314-333页

作者：严佳乐张颖涂锋斌杨建勋郑时轩欧阳鹏刘雷波谢源魏少军尹首一清华大学微电子学研究所 Department of Electrical and Computer Engineering University of CaliforniaSanta Barbara

当前人工智能引发了全球的热潮,它涵盖了图像识别、视频检索、语音识别、自动驾驶等各类智能应用.在人工智能算法中,神经网络算法扮演着举足轻重的作用,也成为了当前的研究热点.但是神经网络算法本身具有灵活性高、计算复杂、数据量大... 详细信息

当前人工智能引发了全球的热潮,它涵盖了图像识别、视频检索、语音识别、自动驾驶等各类智能应用.在人工智能算法中,神经网络算法扮演着举足轻重的作用,也成为了当前的研究热点.但是神经网络算法本身具有灵活性高、计算复杂、数据量大的特点,这也对计算平台提出了高性能、低功耗、高灵活性及高存储等方面的需求.针对神经网络专用芯片,本文提出了可重构硬件架构来满足神经网络的灵活性需求,以可重构架构为基础的Thinker系列可以执行多类神经网络运算.在该架构基础上,本文探究了相应的数据访存优化方案来降低功耗.在存储系统优化方面,基于eDRAM的神经网络加速方案和计算存储一体化ReRAM方案可以满足神经网络计算在存储性能及低功耗方面的需求,它们配合可重构硬件架构可以实现全新的神经网络加速框架.在高效计算方面,本文针对低比特神经网络的标准卷积计算提出基于积分和基于滤波器拆分特征重建的优化方案,以此满足高性能需求.

关键词：人工智能神经网络算法神经网络专用芯片可重构架构低功耗