检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

基于DDR2 SDRAM的短周期存储方法

北京邮电大学学报 2016年第4期39卷 50-55页

作者：唐平高飞张黎蒋志科北京理工大学信息与电子学院北京100081

为了实现某高速实时系统中的大量数据存储需求,提出了一种基于双倍速率同步动态随机存储器的短周期存储方法.概述了双倍速率同步动态随机存储器控制器的读、写操作基本原理.为了解决数据持续性交替读入和写出存储器且存取顺序不一致的... 详细信息

为了实现某高速实时系统中的大量数据存储需求,提出了一种基于双倍速率同步动态随机存储器的短周期存储方法.概述了双倍速率同步动态随机存储器控制器的读、写操作基本原理.为了解决数据持续性交替读入和写出存储器且存取顺序不一致的实际问题,设计了一种短周期存储方法.按照数据存取方式的不同可分为单次突发和多次突发2种模式,其中少行多列的存储结构可使多次突发模式下短周期读写速度进一步提高.对基于双倍速率同步动态随机存储器的短周期存储方法进行了性能分析和功能仿真,结果表明,多次突发模式下的短周期存储方法可以少量的现场可编程门阵列片上存储资源和较高的数据读写速率实现存储需求.

关键词：双倍速率同步动态随机存储器短周期存储交替存取多次突发少行多列

用于空间遥感相机模拟源系统的DDR2 SDRAM高速存储电路设计

在线全文

学校读者我要写书评

暂无评论

中国科学院大学学报（中英文） 2013年第5期30卷 682-687页

作者：倪建军李涛王建宇中国空间技术研究院神州学院北京100086 北京空间机电研究所北京100076

为了满足空间遥感相机电子学系统的功能验证需求,设计了一套由FPGA和DDR2 SDRAM等组成的空间遥感相机模拟源系统.针对DDR2 SDRAM在设计时的难度,从提高信号完整性出发,对DDR2 SDRAM的阻抗匹配形式和匹配电阻位置进行详细分析,并对PCB布... 详细信息

为了满足空间遥感相机电子学系统的功能验证需求,设计了一套由FPGA和DDR2 SDRAM等组成的空间遥感相机模拟源系统.针对DDR2 SDRAM在设计时的难度,从提高信号完整性出发,对DDR2 SDRAM的阻抗匹配形式和匹配电阻位置进行详细分析,并对PCB布局布线及FPGA管脚约束设计给出可行性设计方案.实验结果表明,按照提出的设计方法,DDR2 SDRAM不论采用单端或差分时钟工作,均可保证数据以320 Mbps/pin来传输,信号质量依然理想.

关键词：现场可编程门阵列双倍速率同步动态随机存储器管脚约束空间遥感相机模拟源系统

在线全文

学校读者我要写书评

暂无评论

一种避免页迁移的混合内存页管理策略

小型微型计算机系统 2019年第6期40卷 1318-1323页

作者：刘翠梅杨璇贾刚勇韩光洁常州机电职业技术学院信息工程学院江苏常州213164 河海大学物联网工程学院江苏常州213022 杭州电子科技大学计算机学院杭州310018

相变存储器(Phase-change Memory,PCM)具有非易失性、能耗低、密度大等诸多优点,将成为下一代主流存储器.然而,相变存储器的写操作速度慢以及写次数有限的特征限制其立马替代现有主流的双倍速率同步动态随机存储器(DDR系列).为了发挥两... 详细信息

相变存储器(Phase-change Memory,PCM)具有非易失性、能耗低、密度大等诸多优点,将成为下一代主流存储器.然而,相变存储器的写操作速度慢以及写次数有限的特征限制其立马替代现有主流的双倍速率同步动态随机存储器(DDR系列).为了发挥两种存储介质各自的优势,目前主要采用混合内存的体系结构,该结构不仅包括新型的相变存储器同时还包括传统的动态随机存储器.针对混合内存结构,数据划分变得尤为重要,目前大多数划分算法采用页面迁移作为保障效率和损耗的手段.但是迁移需要消耗大量的处理器资源,同时导致大量不必要的写相变存储器的操作,降低混合内存系统的性能和寿命.为了减少迁移操作带来的效率损失,本文提出一种避免页迁移的混合内存页管理策略(PMP)提高混合内存系统的性能和寿命.该策略最大的优势在于提出了一种基于虚拟内存页的访存行为特征分析方法,能够高效准确的获取各页的访存行为,所以在系统运行过程中避免因页分配错误导致的页迁移操作.实验表明本文提出的避免页迁移的混合内存页管理策略(PMP)能够有效的提高混合内存系统的性能和寿命.

关键词：相变存储器双倍速率同步动态随机存储器内存页管理混合内存

在线全文

学校读者我要写书评

暂无评论

基于FPGA和DDR的高效率矩阵转置方法

现代雷达 2017年第4期39卷 34-40,44页

作者：吴沁文南京电子技术研究所南京210039

用可编程门阵列(FPGA)作为主处理芯片实现雷达信号处理时,大阶数矩阵转置经常由于双倍速率同步动态随机存储器(DDR)的跳行访问速率而成为系统处理速率的瓶颈。文中分析了DDR的读写机制,对DDR读写时间的组成进行了定量分析,提出了一种提... 详细信息

用可编程门阵列(FPGA)作为主处理芯片实现雷达信号处理时,大阶数矩阵转置经常由于双倍速率同步动态随机存储器(DDR)的跳行访问速率而成为系统处理速率的瓶颈。文中分析了DDR的读写机制,对DDR读写时间的组成进行了定量分析,提出了一种提高矩阵转置效率的分块式矩阵转置方法。该方法采用矩阵分块技术,使矩阵转置时DDR的读写速率得以均衡,从而提高DDR读写的平均效率。文中提供了矩阵转置效率的实验室实测数据,验证了该方法的有效性。该方法已在工程实践中得到了成功的应用。

关键词：可编程门阵列双倍速率同步动态随机存储器矩阵转置

一种基于DDR的PS与PL数据交互方法的设计与实现

在线全文

学校读者我要写书评

暂无评论

电子测量技术 2021年第24期44卷 79-84页

作者：陈小宇李常对阳梦雪华中师范大学物理科学与技术学院武汉430079

针对片上系统芯片中处理系统和可编程逻辑之间数据交互量大的应用,提出了一种基于双倍速率同步动态随机存储器的PS与PL数据交互方法。PS与PL通过访问共同的DDR,按照自定义的协议进行数据交互。将DDR中用于数据交互的空间划分为指令空间... 详细信息

针对片上系统芯片中处理系统和可编程逻辑之间数据交互量大的应用,提出了一种基于双倍速率同步动态随机存储器的PS与PL数据交互方法。PS与PL通过访问共同的DDR,按照自定义的协议进行数据交互。将DDR中用于数据交互的空间划分为指令空间和数据空间,PS和PL通过读写指令空间中的指令数据并按照协议分析其所传递的信息,以控制各自的读写进程。PL通过高速片内总线访问DDR,PS利用内存读写工具实现对DDR的读写。测试结果表明该交互方法具有速度快、占用逻辑资源少、使用方便等优点,数据交互速度可达88 MB/s,适用于PS和PL需要实时交互大量数据的应用场景,在基于三维激光雷达的车辆实时高精度定位系统中得到了成功应用。

关键词：片上系统数据交互 AXI总线处理系统可编程逻辑双倍速率同步动态随机存储器

高可靠拉灌大电流快速瞬态响应LDO的研究与设计

在线全文

学校读者我要写书评

暂无评论

高可靠拉灌大电流快速瞬态响应LDO的研究与设计

作者：吕文召湖南大学

学位级别：硕士

随着航空航天技术与核物理的快速发展,越来越多的芯片需工作在辐照环境中,存在性能衰退甚至功能失效的威胁。而高可靠集成电路长期被国外禁运,关键的抗辐照加固技术也受到国外的封锁。因此,对集成电路进行辐照效应及加固设计研究,具有... 详细信息

随着航空航天技术与核物理的快速发展,越来越多的芯片需工作在辐照环境中,存在性能衰退甚至功能失效的威胁。而高可靠集成电路长期被国外禁运,关键的抗辐照加固技术也受到国外的封锁。因此,对集成电路进行辐照效应及加固设计研究,具有重要的国防和现代化意义。双倍速率同步动态随机存储器(Double Data Rate Synchronous Dynamic Random-Access Memory,DDR SDRAM)作为同步动态随机存储器(Synchronous Dynamic Random-Access Memory,SDRAM)的一种,在系统时钟的上升沿与下降沿均可传输数据。相比于传统SDRAM,在相同系统时钟频率下DDR SDRAM传输数据速度提升了一倍,目前DDR SDRAM广泛应用于笔记本、移动设备、个人电脑等民用领域中,同时其也应用于航空航天领域的存储器中。面向DDR SDRAM应用,本文主要研究具有拉灌大电流能力的高可靠低压差线性稳压器(Low Dropout Regulator,LDO),设计并实现了一款应用于常规环境的DDR LDO(RH9600)和一款应用于辐照环境的DDR LDO(RH9600＿SP)。为了获得快速拉出/灌入大电流的特性,本文设计了一款全CMOS跨导驱动型误差放大器。此款误差放大器将误差电压转换为误差电流后,通过设计的电流加减电路将误差电流从电路直流量中分离并逐级镜像放大,提高瞬态响应能力的同时减小了静态功耗。在电路稳定性设计中,误差放大器闭环增益曲线下降到0d B后反弹产生增益峰值,使得电路有不稳定的可能。本文提出了一种合理的消除增益峰值的方法,通过将次主极点设置在单位增益带宽附近达到消除了伯德图中的增益峰值。此外,为了提高芯片的可靠性,在RH9600内部集成了过温保护、过流保护、欠压保护等保护电路。基于180 nm CMOS工艺,本文完成了RH9600的电路设计和流片测试工作。测试结果表明,其静态工作电流596μA,输出电压在拉灌2 A电流时输出电压变化小于40 m V,输出电流在0.75 ms内从1.5 A到-1.5A进行切换时,输出电压过冲小于20 m V。测试结果满足设计指标要求。为了满足DDR LDO在恶劣辐照环境下的应用需求,本文结合仿真的方法研究了RH9600的总剂量效应和单粒子效应,并设计了一款抗辐照加固的DDR LDO芯片(RH9600＿SP),最后完成了该芯片的后仿真工作。首先,通过仿真发现基于双极型器件的基准电路对总剂量效应较敏感,本文分析了其影响机制并设计了一款抗辐照加固的基准电路,使辐照后的电压变化由原来的79.79 m V减小到1.46m V。其次,利用双指数脉冲模型分析了DDR LDO电路的敏感节点,并发现当单粒子轰击电路中的数字单元时,容易发生逻辑翻转,导致保护电路误触发。为了提高电路的抗单粒子效应的能力,本文采用Muller-C单元对触发器等时序逻辑电路进行加固,同时采用三模冗余对关键路径的组合逻辑电路进行加固。此外,本文在进行版图设计时通过拉宽阱间距、增加阱接触以抑制单粒子闩锁的发生。在完成版图抗辐照加固后,对电路进行了后仿真验证,后仿真结果表明,RH9600＿SP输出电压拉灌3 A电流时输出电压变化小于8 m V,负载调整率为2.75 m V/A。输出电流从2 A到-2 A在1μs内发生转换时,输出电压无过冲。

关键词：拉出/灌入电流跨导驱动型误差放大器瞬态响应抗辐照双倍速率同步动态随机存储器低压差线性稳压器

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于单存储器架构的PDP图像数据处理方法

真空电子技术 2009年第6期22卷 51-54页

作者：黄金福张小宁屠震涛丁兴隆西安交通大学电子物理与器件教育部重点实验室陕西西安710049 彩虹集团技术中心北京100085

为降低PDP的成本,提高PDP图像数据处理的效率,在分析了双存储器架构图像数据处理方法的基础上,提出了一种单存储器架构的图像数据处理的方法。该方法通过压缩行场同步时间,提高数据处理速度,通过随机读写仲裁,实现一行时间内图像数据的... 详细信息

为降低PDP的成本,提高PDP图像数据处理的效率,在分析了双存储器架构图像数据处理方法的基础上,提出了一种单存储器架构的图像数据处理的方法。该方法通过压缩行场同步时间,提高数据处理速度,通过随机读写仲裁,实现一行时间内图像数据的随机读写。32英寸PDP的验证结果表明,单存储器架构使存储空间利用率提高了13.2%,时间利用效率提高了22%,并使存储器数量减少一半。

关键词：双倍速率同步动态随机存储器逻辑控制等离子体显示器

在线全文

学校读者我要写书评

暂无评论

视频图像采集及网络传输系统的设计

吉林大学学报（信息科学版） 2011年第5期29卷 424-428页

作者：罗霄华张博太原理工大学信息工程学院太原030024

为满足特殊行业对高分辨率视频监控的需求,设计一种基于FPGA(Field Programmable Gate Array)的视频图像采集及网络传输系统。采用IIC(Intel-Integrated Circuit)协议,利用FPGA实现对图像传感器寄存器的配置,图像传感器输出分辨率为1 02... 详细信息

为满足特殊行业对高分辨率视频监控的需求,设计一种基于FPGA(Field Programmable Gate Array)的视频图像采集及网络传输系统。采用IIC(Intel-Integrated Circuit)协议,利用FPGA实现对图像传感器寄存器的配置,图像传感器输出分辨率为1 024×768、帧率为8 Hz、16位数字YCbCr的视频信号至FPGA,FPGA对接收的视频信号按照4 Hz的帧率进行采样存储。采用DDR SDRAM存储器作为帧缓存,接收的视频信号通过FPGA内部的以太网控制器模块打包成以太网数据帧格式,通过物理层芯片接口模块发送到外部物理层芯片,图像传感器采集的视频数据可通过以太网进行远距离传输。该系统设计采用VHDL(Very-High-Speed Integrat-ed Circuit Hardware Description Language)语言实现,并在Xilinx FPGA上验证。验证结果表明,该系统可有效传输高分辨率视频图像。

关键词：图像采集双倍速率同步动态随机存储器以太网控制器现场可编程逻辑门阵列

用于高速图像处理的DDR2 SDRAM控制器

在线全文

学校读者我要写书评

暂无评论

西安邮电大学学报 2015年第4期20卷 58-61页

作者：韩刚西北工业大学电子信息学院陕西西安710072

为满足图像数据处理对高速大容量存储的需要,设计一种DDR2SDRAM控制器。采用模块化设计方法,通过基础模块、物理层模块、用户接口模块和控制模块实现对DDR2SDRAM的控制。仿真结果与验证结果表明,该控制器能够有效可行,32位数据总线最大... 详细信息

为满足图像数据处理对高速大容量存储的需要,设计一种DDR2SDRAM控制器。采用模块化设计方法,通过基础模块、物理层模块、用户接口模块和控制模块实现对DDR2SDRAM的控制。仿真结果与验证结果表明,该控制器能够有效可行,32位数据总线最大传输率达到12.8Gbit/s。

关键词：图像处理双倍速率同步动态随机存储器现场可编程门阵列