检索结果-南通市图书馆

电子技术应用 2023年第10期49卷 53-58页

作者：崔海涛张继陈玉蓉胡伟波李超润南开大学电子信息与光学工程学院天津300350 中国电子科技集团公司第五十八研究所江苏无锡214063 北京大学深圳研究生院广东深圳518055

设计了一个10位分辨率,20 MS/s采样率的逐次逼近型模拟数字转换器(SAR ADC)。该电路通过采用分段式电容阵列设计,缩短了量化过程中高位电容翻转后所需要的稳定时间,从而提高了量化速度。此外,还提出了一种新颖、高效的比较器校准方法,... 详细信息

设计了一个10位分辨率,20 MS/s采样率的逐次逼近型模拟数字转换器(SAR ADC)。该电路通过采用分段式电容阵列设计,缩短了量化过程中高位电容翻转后所需要的稳定时间,从而提高了量化速度。此外,还提出了一种新颖、高效的比较器校准方法,以较低的成本实现了比较器失调电压的抑制。该ADC芯片基于180 nm CMOS工艺设计制造,核心面积为0.2135 mm^(2)。实际测试结果表明,在1.8 V电源电压、20 MS/s采样频率下,该ADC的信号噪声失真比(SNDR)达到了58.24 dB。

关键词： SAR ADC 分段式电容阵列比较器校准

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

基于确定性数字校准的14位SAR ADC设计

基于确定性数字校准的14位SAR ADC设计

引用

作者：张畅西安邮电大学

学位级别：硕士

模数转换器（Analog-to-Digital Converter,ADC）是现实世界与数字系统之间信息交互的“桥梁”,同时也是实现万物互联的关键支撑元件。逐次逼近型（Successive Approximation Register,SAR）ADC兼具结构简单和易集成等优点,在新型智能... 详细信息

模数转换器（Analog-to-Digital Converter,ADC）是现实世界与数字系统之间信息交互的“桥梁”,同时也是实现万物互联的关键支撑元件。逐次逼近型（Successive Approximation Register,SAR）ADC兼具结构简单和易集成等优点,在新型智能传感以及便携式生物医疗成像等需要高精度小型化ADC的领域具有广泛应用。然而,对于高精度SAR ADC,传统二进制电容阵列的面积随分辨率提高而指数增长,限制其小型化的发展趋势,减小单位电容值可以有效降低整体面积,但同时会导致较大的电容失配,恶化性能。本文针对上述问题,设计了一款具有数字后台校准的分段式SAR ADC。主要工作如下:采用三段式电容阵列结构和V-based开关时序,相比于同等分辨率的传统二进制电容阵列,可节约97.9%的单位电容数量。通过结合全电容阵列底极板采样技术,避免了SAR ADC中由电容阵列的寄生和失配引起的增益误差。在三段式电容阵列中增加两位冗余,电容阵列输出节点在每个比较周期的建立精度需求得到缓解,对于高段电容阵列,每个采样周期的建立时间由70τ降为17τ,提速约75.7%。同时,在对线性度影响最大的高段子电容阵列,每位的容错范围可达272个最低有效位（Least Significant Bit,LSB）。采用基于扰动的数字后台校准技术对多重非理想因素进行校准。分段式电容阵列中存在分数电容,实际工艺制作过程中存在精度误差,本文同时将高位和低位桥接电容配置为整数,分数补偿电容也直接取整,此设计连同电容阵列的寄生和失配导致的非线性统一由校准技术优化。基于以上技术,本文采用0.18μm CMOS工艺设计了一款14位SAR ADC,并通过采用基于VCO的时域比较器,结合及时复位技术和级数自适应调节技术进一步提高工作效率。当电源电压为1.8 V,采样频率为1 MS/s和输入频率为0.46 MS/s时,设计结果表明,所提出的ADC可将信噪失真比（Signal to Noise Ratio and Distortion Ratio,SNDR）和无杂散动态范围（Spurious Free Dynamic Range,SFDR）分别由65.35 d B和76.71d B提高到78.88 d B和93.43 d B,功耗为597.8μW,品质因数（Figure of Merit,Fo M）为83.3 f J/Conv.-step。得益于采用的三段式电容阵列结构,ADC总面积为0.208 mm,其中模拟部分仅为0.038 mm。

关键词： SAR ADC 分段式电容阵列时域比较器数字后台校准

来源：

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

一种基于VCM开关切换的12位20 MS/s SAR ADC

引用

微电子学 2022年第2期52卷 276-282页

作者：张辉柱甘泽标曹超周莉山东大学微电子学院济南250101

设计了一种12位、采样率为20 MS/s的逐次逼近型模数转换器(SAR ADC)。整体电路为全差分结构,采用了一种基于VCM开关切换的分段式电容阵列。同时,比较器结合了前置运放和动态锁存器,与异步时序相配合,实现了SAR ADC高速工作。此外,采样... 详细信息

设计了一种12位、采样率为20 MS/s的逐次逼近型模数转换器(SAR ADC)。整体电路为全差分结构,采用了一种基于VCM开关切换的分段式电容阵列。同时,比较器结合了前置运放和动态锁存器,与异步时序相配合,实现了SAR ADC高速工作。此外,采样电路采用栅压自举技术,提高采样的线性度。芯片基于TSMC 180 nm 1P5M CMOS工艺设计。仿真结果表明,当采样率为20 MS/s时,SAR ADC有效位数为11.94 bit,无杂散动态范围为86.53 dBc,信噪比为73.66 dB。

关键词：逐次逼近型模数转换器 VCM开关切换分段式电容阵列

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

12位异步SAR ADC研究与设计

12位异步SAR ADC研究与设计

引用

作者：王一飞广西师范大学

学位级别：硕士

逐次逼近型模数转换器(SAR ADC)与其他类型的模数转换器相比,具有功耗低、精度高、结构简单的特性,在传感器网络、生物医疗、视频处理以及无线通信等领域都有广泛的应用。但是,传统的电荷重分配型SAR ADC具有硬件消耗多、转换过程中能... 详细信息

逐次逼近型模数转换器(SAR ADC)与其他类型的模数转换器相比,具有功耗低、精度高、结构简单的特性,在传感器网络、生物医疗、视频处理以及无线通信等领域都有广泛的应用。但是,传统的电荷重分配型SAR ADC具有硬件消耗多、转换过程中能量效率低等问题,因此,降低SAR ADC的硬件消耗和提高其转换能效一直是重点研究课题。本文对传统SAR ADC的工作原理、硬件消耗和转换过程中的能量效率进行分析,研究了一种电容开关切换策略,降低了传统SAR ADC硬件消耗,提高了SAR ADC转换过程中的能量效率。基于该切换策略,本文设计了一款12位、5MS/s采样率的异步SAR ADC,区别于传统SAR ADC,该设计具有如下特点:1.采用顶板采样技术,在采样过程中将权重电容分裂,一半权重电容的底板接正基准电压,另一半权重电容的底板接负基准电压。因此,在采样过程中权重电容的底板等效于接入共模电平(V(电源电压(V的一半),省去了(V产生和缓冲电路,降低了电路的硬件消耗。2.本文设计的SAR ADC在采样结束后直接进行一次比较,得到最高有效位的数字输出,取代了传统SAR ADC采样完成后的置位操作,只需要11位的电容DAC即可实现12位精度的SAR ADC。由于SAR ADC的总体电容消耗与ADC的位数呈指数关系,对于高精度的SAR ADC,电容占用的芯片面积将显著增加,导致电路速度降低、功耗增加。因此,本文设计的12位SAR ADC采用了基于电荷重分配原理的6+5分段式电容阵列结构,相比于传统的6+6分段电容阵列的SAR ADC而言,本设计的电容消耗降低了25%,进一步降低了电路的硬件消耗。3.在转换过程中,本文设计的SAR ADC只对当前权重位电容进行充放电操作,不需要对之前权重位电容进行充放电操作,提高了转换过程中的能量效率。4.在SMIC 110nm工艺下进行电路和版图设计,核心版图尺寸为487μm×173μm。后仿结果表明,在1.2V电源电压、5MS/s采样率下,近奈奎斯特频率输入时,有效位数(ENOB)为11.48bit,无杂散动态范围(SFDR)为71.48d B,信噪比(SNR)为71.29d B,达到了预期设计指标。

关键词：顶板采样异步SAR ADC 分段式电容阵列权重电容分裂

来源：

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

一种PVT自适应的逐次逼近型模数转换器设计

一种PVT自适应的逐次逼近型模数转换器设计

引用

作者：陈瑾西安电子科技大学

学位级别：硕士

模数转换器是模拟信号和数字信号沟通的桥梁,逐次逼近型模数转换器凭借其功耗面积小,精度与速度均衡的优点,广泛应用于生物医疗,电子通讯等领域。随着CMOS工艺的发展,模数转换器的可靠性问题愈发值得关注。工艺(Process),电压(Voltage)... 详细信息

模数转换器是模拟信号和数字信号沟通的桥梁,逐次逼近型模数转换器凭借其功耗面积小,精度与速度均衡的优点,广泛应用于生物医疗,电子通讯等领域。随着CMOS工艺的发展,模数转换器的可靠性问题愈发值得关注。工艺(Process),电压(Voltage),温度(Temperature)是主要影响模数转换器可靠性的三个因素。PVT变化会严重影响模数转换器的转换速度,功耗及分辨率等性能。本论文为解决该问题,研究并设计了一种PVT自适应的逐次逼近型模数转换器。本文在深入研究SAR ADC的原理及结构类型的基础上,设计了一款基于tsmc0.18μm CMOS工艺的12位1 MS/s SAR ADC电路。在SAR ADC电路中,对于DAC阵列采用分段式电容结构,减小电容数量,并仿真得到合适的电容及开关尺寸,减小DAC电路的面积,降低功耗;采用异步时序,消除比较完成之后的死区延时,提升了电路的速度;另外,设计自举开关电路,其具备采样保持功能的同时,保证信号的无失真传输;对于比较器电路,设计并仿真其精度,回踢噪声,失调电压等,使其满足12位ADC分辨率的要求。电路仿真结果表明,在1.8 V的电源电压,tt工艺角,25℃下,速度为1 MS/s时,ADC的有效位数为11.08位,SNR为68.4 d B;同时在不同PVT条件下仿真,其有效位数为波动最大值是0.92位。其次分析了PVT波动的来源及对芯片电路的影响,重点研究DAC转换时间及比较器失调电压受PVT偏差的随机变化,提出了自适应转换时间检测和控制技术及比较器失调校准技术,这两种技术保证了逐次逼近型模数转换器在PVT波动下的性能稳定性。在自适应转换时间电路中,采用监测转化时间并自适应控制受控延时单元的方法,将SAR ADC中二进制搜索的时间最大化,改善了SAR ADC的抗PVT能力;在失调电压校准电路中采用前台的体电压校准技术,减小了电路的容性负载,有效地降低了比较器的失调电压。仿真结果表明,在不同的PVT仿真条件下,PVT自适应SAR ADC的有效位数波动在0.5位以内;最后设计了比较器及校准电路的版图,对电路进行后仿真验证,结果表明校准电路在正常仿真环境与PVT存在波动的条件下,均有较为理想的校正效果,失调电压的校正范围是400μV到10 m V。符合12位ADC的性能要求。

关键词：逐次逼近型分段式电容阵列 PVT自适应比较器校准

来源：

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

欢迎您,

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

在线全文

在线全文

在线全文

请选择保存的检索档案：

请选择收藏分类：

通借通还

欢迎您,

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

在线全文

在线全文

在线全文

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：