检索结果-南通市图书馆

计算机辅助设计与图形学学报 2009年第4期21卷 467-473页

作者：谢远江王达胡瑜李晓维中国科学院计算机系统结构重点实验室北京100190 中国科学院计算技术研究所北京100190 中国科学院研究生院北京100049

随着缺陷密度的增加,在存储器中设计冗余行或冗余列替换有缺陷的存储器单元已成为提高存储器成品率的常用方法.然而基于冗余行或冗余列的修复方法不仅对冗余资源的利用率较低、冗余分析算法较复杂,且受限于存储器生产厂商提供的冗余资... 详细信息

随着缺陷密度的增加,在存储器中设计冗余行或冗余列替换有缺陷的存储器单元已成为提高存储器成品率的常用方法.然而基于冗余行或冗余列的修复方法不仅对冗余资源的利用率较低、冗余分析算法较复杂,且受限于存储器生产厂商提供的冗余资源结构.针对此,提出了利用内容可寻址技术结合冗余行和冗余列来修复存储器的方法.该方法中,内容可寻址存储器不仅用于存储修复信息,还被用于当作冗余字替换故障字实现字修复,而冗余行和冗余列则分别用于修复行或列地址译码故障;并在译码逻辑输出端设计控制电路,避免对已修复的故障字进行访问.文中方法简单易行、面积开销小、利于扩展且修复效果好.实验结果表明,该方法在获得同样修复效率的情况下,冗余资源和内容可寻址存储器面积开销最小约为已有二维冗余修复方法的20%.

关键词：内建自测试内建自诊断内建冗余分析内建自修复内容可寻址存储器

在线全文

学校读者我要写书评

暂无评论

一种基于FPGA的内容可寻址存储器的设计

杭州电子科技大学学报（自然科学版） 2014年第4期34卷 65-69页

作者：李训根罗霁杭州电子科技大学电子信息学院浙江杭州310018

介绍了内容可寻址存储器的传统电路模型、工作原理及其特点,进而提出了一种基于FPGA内部逻辑资源的新型等效逻辑电路。相比现有电路,该电路可以通过分析实际需求的单位数据字长以及数据控制精度减少片内寄存器等逻辑资源的开销,从而实... 详细信息

介绍了内容可寻址存储器的传统电路模型、工作原理及其特点,进而提出了一种基于FPGA内部逻辑资源的新型等效逻辑电路。相比现有电路,该电路可以通过分析实际需求的单位数据字长以及数据控制精度减少片内寄存器等逻辑资源的开销,从而实现使用较少的资源构建相同规模的内容可寻址存储器。该电路可以在绝大多数FPGA芯片上得到实现,使用成本低,配置灵活,易于构建。

关键词：内容可寻址存储器现场可编程逻辑阵列逻辑资源等效逻辑电路

在线全文

学校读者我要写书评

暂无评论

应用NAND型闪存的高速大容量图像存储器

光学精密工程 2009年第10期17卷 2548-2554页

作者：余辉龙何昕魏仲慧王东鹤中国科学院长春光学精密机械与物理研究所吉林长春130033 中国科学院研究生院北京100039

针对单片闪存存储速度低,容量小,且存在无效块的问题,提出了一种高速大容量图像存储器的可靠性存储方案。通过分析闪存的组织结构和特征,并区分闪存写入无效块和非写入无效块,提出了基于CAM的数据分类匹配检测机制,以提高无效块信息匹... 详细信息

针对单片闪存存储速度低,容量小,且存在无效块的问题,提出了一种高速大容量图像存储器的可靠性存储方案。通过分析闪存的组织结构和特征,并区分闪存写入无效块和非写入无效块,提出了基于CAM的数据分类匹配检测机制,以提高无效块信息匹配速度,并采用SRAM阵列冗余备份防止数据写入错误。在此基础上,提出了具有双总线结构的双流水线机制,多个流水线级出现写入无效块时,不中断流水线,保证存储器写入速度。通过搭建硬件平台进行实验测试,结果表明,该方法能够在5个系统时钟周期内实现无效块匹配,其持续存储速度达到960 Mb/s,持续读取速度达到1.152 Gb/s,擦除速度达到27.3 Gb/s,系统存储容量为80 GB。

关键词：无效块管理内容可寻址存储器冗余备份双流水线双总线结构

在线全文

学校读者我要写书评

暂无评论

高速低功耗CAM核心电路的设计

湖南大学学报（自然科学版） 2008年第9期35卷 62-64页

作者：张红南黄雅攸殷蔚王松张卫青孔青荣湖南大学物理与微电子科学学院湖南长沙410082

设计了一种新型高性能的CAM(content addressable memory)单元.将差分互补电路应用于CAM存储单元的比较电路中,得出差分互补CAM存储单元,并对预充电电路、放大电路进行设计.电路采用0.18μm CMOS标准工艺来实现,在HSPICE的平台下进行仿... 详细信息

设计了一种新型高性能的CAM(content addressable memory)单元.将差分互补电路应用于CAM存储单元的比较电路中,得出差分互补CAM存储单元,并对预充电电路、放大电路进行设计.电路采用0.18μm CMOS标准工艺来实现,在HSPICE的平台下进行仿真.仿真结果表明,对于64×64的差分互补CAM,最快的比较时间为331 ps,最慢比较时间为762 ps,总的功耗为17.8 mW.

关键词：内容可寻址存储器低功耗高速差分互补

在线全文

学校读者我要写书评

暂无评论

基于FPGA的高速网络入侵检测系统

计算机应用 2004年第5期24卷 33-35页

作者：刘航戴冠中李晖晖慕德俊西北工业大学自动控制系陕西西安710072

处理速度成为制约基于软件的网络入侵检测系统性能的瓶颈。文中提出了用可重配置硬件(FPGA)和商用千兆以太网MAC实现的网络入侵检测系统体系结构。在该体系结构中,网络数据包的特征匹配以及复杂协议分析等高强度的计算均由可重配置硬件... 详细信息

处理速度成为制约基于软件的网络入侵检测系统性能的瓶颈。文中提出了用可重配置硬件(FPGA)和商用千兆以太网MAC实现的网络入侵检测系统体系结构。在该体系结构中,网络数据包的特征匹配以及复杂协议分析等高强度的计算均由可重配置硬件电路完成,而使主机CPU更专注于对复杂入侵方式的检测和对入侵行为的实时响应。分析表明,该体系结构能够快速适应入侵特征变化对硬件电路的重配置需求,使网络入侵检测系统可以以线速处理网络数据包。

关键词：入侵检测系统可重配置硬件结构现场可编程门阵列内容可寻址存储器