检索结果-南通市图书馆

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

非晶硅薄膜晶体管关态电流的物理模型

西安电子科技大学学报 2014年第5期41卷 135-140页

作者：恩云飞刘远何玉娟师谦郝跃西安电子科技大学微电子学院陕西西安710071 工业和信息化部电子第五研究所电子元器件可靠性物理及其应用技术重点实验室广东广州510610

基于器件有源层内纵向电场变化模型,提出了背沟界面能带弯曲量与栅源电压的近似方程,并针对背沟电子传导机制建立器件反向亚阈电流模型;基于空穴的一维连续性方程,提出有源层内空穴逃逸率的物理模型,并针对前沟空穴传导机制建立器件泄... 详细信息

基于器件有源层内纵向电场变化模型,提出了背沟界面能带弯曲量与栅源电压的近似方程,并针对背沟电子传导机制建立器件反向亚阈电流模型;基于空穴的一维连续性方程,提出有源层内空穴逃逸率的物理模型,并针对前沟空穴传导机制建立器件泄漏电流模型.实验结果验证了所提关态电流物理模型的准确性,曲线拟合良好.

关键词：非晶硅薄膜晶体管关态电流泄漏电流反向亚阈电流

低关态电流的InN/SiGe/Si隧穿场效应晶体管的研究

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

低关态电流的InN/SiGe/Si隧穿场效应晶体管的研究

作者：马阳昊电子科技大学

学位级别：硕士

在摩尔定律的指导下,微处理器的集成度不断提高,推动了逻辑开关器件的发展。而在逻辑开关器件中,隧穿场效应晶体管(TFET)突破了金属-氧化物-半导体场效应晶体管(MOSFET)的亚阈值摆幅的理论极限,可以有效实现器件开启和关断,已逐步成为... 详细信息

在摩尔定律的指导下,微处理器的集成度不断提高,推动了逻辑开关器件的发展。而在逻辑开关器件中,隧穿场效应晶体管(TFET)突破了金属-氧化物-半导体场效应晶体管(MOSFET)的亚阈值摆幅的理论极限,可以有效实现器件开启和关断,已逐步成为该领域中研究的热点。在工作原理中,TFET器件以量子力学为依据,利用载流子的带带隧穿实现器件工作,不同于MOSFET器件的工作方式,有效避免了小尺寸MOSFET器件所有的短沟道效应。随着芯片集成度的不断提高,针对TFET器件的电学要求也越来越高,如需要更高的开态电流和更低的关态电流。有部分研究人员为了提升TFET器件的电学性能,利用窄禁带材料设计TFET器件,减小载流子隧穿时的带宽,显著提高了器件的开态电流。但这样的TFET器件将拥有较大的关态电流,导致器件无法有效关断,以至于影响电路的正常工作。为此,我们提出了同时利用硅基材料和窄禁带InN材料来构造TFET器件,利用InN的压电效应增加隧穿处的电场,提升器件的开态电流;利用Si/InN的有效势垒抑制关态时载流子的漂移扩散,降低器件的关态电流。主要的研究工作有:首先,考虑硅基TFET器件隧穿结处的禁带宽度较大,在源区引入锗硅材料,实现对隧穿处禁带宽度的调整,提升载流子隧穿电流并保持较低的关态电流。其次,通过在硅基TFET器件表面淀积不同介电常数的薄膜,观察器件开启时隧穿电场的变化。分析介电常数对TFET器件电场、电流的影响。接着,在硅基TFET器件中引入InN材料。由于InN属于Ⅲ-Ⅴ族氮化物,具有较小的禁带带宽,有利于载流子隧穿。此外,InN材料具有压电极化效应,可以产生极化电场和极化电荷。在硅基TFET器件引入InN材料,形成InN/Si异质结,利用InN的极化电场增强开态电流,并利用异质结的势垒抑制器件的关态电流,由此提出一个低关态电流InN/Si异质结TFET器件。最后,针对上述几种对TFET器件的设计方式,利用TCAD中的Sentaurus仿真工具,设计器件物理结构,实施具体物理模型下的电学仿真,并对仿真得出器件结构、开态电流、关态电流进行分析讨论。提出的低关态电流Si/InN异质结TFET器件具有0.1mA/μm的开态电流和0.1pA/μm的关态电流,开关比达109。

关键词：隧穿场效应晶体管带带隧穿异质结开态电流关态电流

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

一种新型的纳米管无结场效应晶体管

微电子学 2024年

作者：刘伟景王良李清华杨芳上海电力大学深圳锐越微技术有限公司

为了降低纳米管无结场效应晶体管（NT-JLFET）的关态电流，提出了一种新型NT-JLFET的结构。新结构（C-NT-JLFET）在常规NT-JLFET的源-沟道界面和漏-沟道界面引入环状低掺杂浓度区。利用Sentaurus TCAD仿真软件对常规NT-JLFET和C-NT-JLFE... 详细信息

为了降低纳米管无结场效应晶体管（NT-JLFET）的关态电流，提出了一种新型NT-JLFET的结构。新结构（C-NT-JLFET）在常规NT-JLFET的源-沟道界面和漏-沟道界面引入环状低掺杂浓度区。利用Sentaurus TCAD仿真软件对常规NT-JLFET和C-NT-JLFET进行了仿真与对比。仿真结果表明，C-NT-JLFET的关态电流小于NT-JLFET的关态电流。随着环状低掺杂浓度区的长度(LCD)和半径(RCD)增加，横向带到带隧穿（L-BTBT）的隧穿宽度增大，栅极感应漏极泄露（GIDL）电流减小，关态电流减小，开关电流比提高。当LCD为10 nm、RCD为3 nm时，关态电流降低90％，开关电流比提高835％。当C-NT-JLFET的沟道长度缩短至10 nm时，阈值电压增加65％，关态电流降低两个数量级，开关电流比提高2600％。

关键词：横向带到带隧穿栅极感应漏极泄露关态电流开关电流比纳米管无结场效应晶体管

同方期刊数据库评论

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

新型非反型多子沟道TFET设计研究

新型非反型多子沟道TFET设计研究

作者：冯越西安电子科技大学

学位级别：硕士

随着集成电路工艺技术的迅速发展,MOSFET的特征尺寸减小至纳米级,器件功耗逐渐成为制约集成电路发展的主要因素之一。隧穿场效应晶体管(TFET)基于带带隧穿的工作原理,其亚阈值摆幅可以突破MOSFET的60mV/dec的理论限制,在集成电路低功耗... 详细信息

随着集成电路工艺技术的迅速发展,MOSFET的特征尺寸减小至纳米级,器件功耗逐渐成为制约集成电路发展的主要因素之一。隧穿场效应晶体管(TFET)基于带带隧穿的工作原理,其亚阈值摆幅可以突破MOSFET的60mV/dec的理论限制,在集成电路低功耗方面的优势明显。但是,目前传统的硅基TFET采用少子反型的工作机制,载流子隧穿几率低、隧穿面积不足,导致其导通电流小、开关电流比不高,难以满足实际应用。因此,对新型TFET器件结构的探索成为国内外的研究热点。本文基于隧穿场效应晶体管的工作机制,针对P-I-N型TFET导通电流小的问题,提出一种新型的非反型多子沟道TFET结构(P-N-N型TFET)。与常规TFET不同,该PNN型TFET工作在平带模式或积累模式,极大地增加了隧穿面积,提升了器件的开态电流。然而,为了确保在关态时沟道的全耗尽,PNN-TFET的栅极金属功函数须大于5.1e V,从而在栅极边缘处引入了尖峰电场,产生了明显的GIDL效应,恶化了器件关态电流及开关电流比。为此,本文在PNN-TFET的基础上,重点优化PNN型TFET的栅极结构,分别提出了具有异质栅(DMG)结构、异质栅介质(HGD)结构及阶梯型栅氧化层(SGO)结构的PNN型TFET,弱化了表面尖峰电场,实现了关态电流的抑制。仿真结果表明,与P-I-N型TFET相比,新型P-N-N结构将TFET的导通电流提升了近4个数量级。分别采用异质栅结构、异质栅介质结构或阶梯型栅氧化层结构均可以使PNN型TFET的关断电流降低而不牺牲其导通电流,有效地抑制了金栅功函数所造成的GIDL效应对PNN-TFET关断特性的影响,将PNN-TFET的开关电流比提升了2～3个数量级。此外,通过增加铝栅的宽度、增大Si O的宽度、或加大阶梯型栅氧化层的长度与厚度均可以进一步降低PNN-TFET的关态电流。SGO PNN-TFET的导通电流、关断电流及开关电流比均获得了较好的仿真结果,并且在SGO PNN-TFET中不引入其他栅金属或栅介质,工艺难度较低,可作为后续研究工作的重点。本文的研究成果可对TFET在低功耗芯片中的应用奠定理论与技术基础。

关键词：隧穿场效应晶体管开态电流 GIDL效应关态电流 PNN-TFET的栅结构

Ge沟道肖特基源漏场效应晶体管的制备与特性分析

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

Ge沟道肖特基源漏场效应晶体管的制备与特性分析

作者：张茂添厦门大学

学位级别：硕士

随着半导体技术的不断发展,Si MOSFET器件的小型化日益接近其物理极限,而具有高迁移率的Ge材料和HfO2等高κ介质由于其在未来MOSFET技术中的应用前景得到研究者的广泛关注。各种新结构Ge MOSFET器件中,肖特基源漏场效应晶体管(SB-MOSFET... 详细信息

随着半导体技术的不断发展,Si MOSFET器件的小型化日益接近其物理极限,而具有高迁移率的Ge材料和HfO2等高κ介质由于其在未来MOSFET技术中的应用前景得到研究者的广泛关注。各种新结构Ge MOSFET器件中,肖特基源漏场效应晶体管(SB-MOSFET)因为在源漏浅结的制造、源漏接触电阻的降低、制备温度的降低和制备工艺的简化等方面具有优势而成为了研究的热点。本文首先通过仿真模拟分析了SB-MOSFET的特性和工作原理,并分别设计了传统pn结源漏MOSFET和SB-MOSFET两种器件的结构、工艺及版图。分别以体Ge、体Si、绝缘体上Ge材料(germaium on insulator, GOI)和绝缘体上Si材料(silicon on insulator, SOI)为衬底制备了上述两种器件,并进行相应的特性表征和分析,得到的主要成果如下： 1、对p沟道SB-MOSFET器件的仿真结果表明：与体Ge衬底相比,GOI衬底上实现SB-MOSFET具有更大的开态电流和更小的关态电流。器件的驱动电流随着源漏处肖特基结的电子势垒高度增大而增大;而关态电流随着GOI上Ge层厚度的减小而降低。 2、在Ge、Si衬底上制备了pn结源漏MOSFET。其中Ge MOSFET的有效空穴迁移率达到了200cm2.V-1s-1,比传统Si MOSFET略高,并且是实验对照SiMOSFET的三倍左右。但是,由于制备的两个器件有效掺杂浓度较低,使器件串联电阻非常大,限制了器件驱动电流的提高;另一方面由于在高温下退火,引起了栅介质性能退化。Ge MOSFET和Si MOSFET都因这一原因而使器件的转移特性和栅极性能未表现出较理想的性质。 3、在体Ge、体Si、GOI衬底上制备了SB-MOSFET,性能测试表明,制备的Ge器件获得了较好的特性,其源漏肖特基结整流比达到5.6×102,并获得了较小的亚阈值摆幅,约278mV/dec;较大的开关比,约4.5×102;其有效空穴迁移率达到了275cm2.V-1s-1,比传统Si MOSFET提升了约83%。制备的Si器件获得了较小的亚阈值摆幅约139mV/dec和较大的开关比约1.7×103。GOISB-MOSFET的峰值有效空穴迁移率达到了300cm2. V-1s-1,但由于衬底材料本身掺杂过高,导致器件关态电流过大,影响了器件的转移特性和输出特性。

关键词： HfO2/Ge 肖特基势垒掺杂浓度开态电流关态电流迁移率

掺杂对TFET器件性能影响的仿真及机理研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

掺杂对TFET器件性能影响的仿真及机理研究

作者：姚李西安电子科技大学

学位级别：硕士

随着集成电路的飞速发展,芯片的集成度不断提高,器件的特征尺寸不断减小,MOSFET器件的性能已经无法满足集成电路的需求,其发展受到了严重限制。同时芯片的功耗与性能之间的矛盾也日益显著,为了解决芯片功耗与性能之间的矛盾,TFET器件逐... 详细信息

随着集成电路的飞速发展,芯片的集成度不断提高,器件的特征尺寸不断减小,MOSFET器件的性能已经无法满足集成电路的需求,其发展受到了严重限制。同时芯片的功耗与性能之间的矛盾也日益显著,为了解决芯片功耗与性能之间的矛盾,TFET器件逐渐被人们关注。与MOSFET器件相比,TFET器件的工作原理为载流子的带带隧穿效应,在室温下,它的亚阈值摆幅能够突破60 m V/dec的限制,可以在很低的电压下实现较大的电流,因此TFET器件能够在极低的电源电压下正常工作,被视为有能力替代MOSFET的器件之一。分析器件工作机理,探索器件关键工艺,提升TFET器件性能成为研究的热点问题。掺杂作为可以有效提升器件性能的方法被广泛运用于器件制备中,然而针对掺杂对器件性能影响的相关问题,特别是TFET器件,还需要更进一步的研究,因此本文针对这一情况,细致深入地研究了掺杂对TFET器件的影响,对不同区域的掺杂、不同类型的掺杂进行了研究并从机理上分析所得结果的原因,得到了如何设置掺杂才能使TFET器件的亚阈值摆幅更低,关态电流更小,开态电流更大,双极性效应被抑制。具体研究内容如下:（1）针对如何通过源区的掺杂提升TFET器件的性能进行了重点研究。源区掺杂粒子横向扩散效应的存在可以改变TFET器件的开态特性,通过分析源区杂质粒子的横向扩散对TFET器件性能的影响,得知杂质的横向扩散范围较小会使得TFET器件的开态电流增大。通过改变源区的掺杂浓度进一步提升TFET器件的开态特性,在保证成本与TFET器件正常工作的情况下,增大源区掺杂浓度可以有效提升TFET器件开态电流。通过改变源区掺杂浓度峰值的位置,分析杂质粒子的纵向分布对TFET器件隧穿的影响,得知在某种情况下,隧穿区域的扩展会提升隧穿电流,掺杂浓度峰值位置在源区表面附近会使TFET器件性能提升更佳。（2）为了改善TFET器件的关态特性及双极性效应,针对TFET器件漏区的掺杂进行了研究。通过研究关态电流及双极性效应的产生机理,分析了对漏区掺杂后杂质粒子的分布对TFET器件SRH产生率、电场、隧穿几率、电流密度等机制的影响,在保证TFET器件正常工作的条件下,通过适当减小漏区掺杂粒子的横向扩散范围,适当减小漏区掺杂浓度、使漏区掺杂浓度峰值位置靠近漏区表面可以改善TFET器件的关态特性以及双极性效应,提升TFET器件的性能。（3）对于结构优化的TFET器件,为了进一步提升其性能,利用前文得到的结论对该器件的掺杂进行了优化,优化了源区与漏区的掺杂,使得该器件与普通器件相比,实现了低关态电流,低开启电压,高开态电流,低亚阈值摆幅的目标,有效抑制了TFET器件的双极性效应。

关键词：隧穿场效应晶体管掺杂亚阈值摆幅开态电流关态电流双极性效应

梯度掺杂a-IGZO薄膜晶体管的制备及性能研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

梯度掺杂a-IGZO薄膜晶体管的制备及性能研究

作者：周斌电子科技大学

学位级别：硕士

非晶铟稼锌氧化物材料(Amorphous Indium Gallium Zinc Oxide,a-IGZO)自2003年提出以来,由于其迁移率高、大面积制备均匀以及可见光区域透明等特点而受到科研界广泛关注,成为新一代柔性薄膜晶体管中最理想的活性层材料之一。本论文在经... 详细信息

非晶铟稼锌氧化物材料(Amorphous Indium Gallium Zinc Oxide,a-IGZO)自2003年提出以来,由于其迁移率高、大面积制备均匀以及可见光区域透明等特点而受到科研界广泛关注,成为新一代柔性薄膜晶体管中最理想的活性层材料之一。本论文在经典的单层活性层a-IGZO TFT的基础上提出了使用双层或三层梯度掺杂活性层的结构,研究了梯度掺杂工艺对器件性能的影响。其研究工作如下:(1)首先分析了不同制备工艺对AlO和PMMA薄膜形貌的影响,然后探究了基于AlO和PMMA不同绝缘工艺处理对a-IGZO TFT的性能影响。通过实验发现:基于AlO绝缘层制备的TFT器件的性能相对较差,这是因为反应溅射制备的AlO薄膜表面粗糙度较高,并伴随着许多尖锥,导致器件的关态电流高达1.1×10 A;而基于PMMA绝缘层制备的a-IGZO TFT器件相对于AlO器件性能较好,其关态电流下降78%。(2)在确定使用PMMA作为a-IGZO TFT的绝缘层的基础上,首先研究了a-IGZO制备工艺对a-IGZO薄膜电学性能的影响,发现a-IGZO薄膜的导电特性随氧流量增大而指数级降低。然后探索了a-IGZO薄膜的不同制备工艺对单层掺杂a-IGZO TFT器件指标影响,发现氧分压为2%时,器件的性能最佳,其迁移率为1.01cm/Vs,开关比为1×10,器件的关态电流为2.4×10 A。(3)为了进一步提高器件的性能,在单层掺杂活性层的基础上提出了双层梯度掺杂的结构,发现双层梯度活性层的下层氧气流量小于上层氧氧气流量时,a-IGZO TFT器件会拥有更高的性能,其载流子迁移率为2.4 cm/Vs,相对于单层活性层器件增加了1.29 cm/Vs,开关比为1.87×10,提高了87%,但是器件关态电流却没有明显减少。(4)为解决关态电流较大的问题,在双层梯度掺杂活性层结构基础上进一步提出了使用三层梯度掺杂的结构。先后探究三层梯度掺杂中BL层与ML层相对膜厚、是否后退火以及ML层a-IGZO掺杂浓度对TFT器件影响,制备三层梯度掺杂器件的开关比相对于单层掺杂和双层梯度掺杂a-IGZO器件高出一个数量级,其关态电流最低达到4.0×10 A。

关键词： IGZO 梯度掺杂 PMMA 关态电流氧分压