检索结果-南通市图书馆

低抖动快锁定10.9～12 GHz电荷泵锁相环

在线全文

学校读者我要写书评

暂无评论

浙江大学学报(工学版) 2024年

作者：展永政李仁刚李拓邹晓峰周玉龙胡庆生李连鸣山东云海国创云计算装备产业创新中心有限公司东南大学射频与光电集成电路研究所东南大学信息科学与工程学院

基于65 nm CMOS工艺，设计适用于高速SerDes串行链路的低抖动高速电荷泵锁相环（CPPLL）电路.通过优化环路带宽以及压控振荡器（VCO）、电荷泵和鉴频鉴相器的电路结构,抑制电压纹波和内部噪声引起的抖动,以在满足SerDes链路需要的宽频... 详细信息

基于65 nm CMOS工艺，设计适用于高速SerDes串行链路的低抖动高速电荷泵锁相环（CPPLL）电路.通过优化环路带宽以及压控振荡器（VCO）、电荷泵和鉴频鉴相器的电路结构,抑制电压纹波和内部噪声引起的抖动,以在满足SerDes链路需要的宽频范围和高速要求的同时,电荷泵锁相环能够获得较小的抖动偏差和稳定的时钟信号.包括整个焊盘在内的芯片面积为0.309 mm2.测试结果表明,电荷泵锁相环能够实现10.9～12 GHz的输出时钟信号,其在10 MHz频偏处的相位噪声、参考杂散和品质因数（FoM）分别为-111.47 dBc/Hz、-25.14 dBc和-223.5 dB.当输入参考频率为706.25 MHz时, CPPLL能够在600μs后输出稳定的11.3 GHz时钟信号,且RMS抖动为973.9 fs,约为0.065 UI.在电源电压为1.2 V下,电路的功耗为47.3 mW.所设计的锁相环（PLL）电路能够适用于20 Gb/s及以上的高速通信链路系统.

关键词：压控振荡器(VCO) 电荷泵低抖动串行链路高速

面向高性能计算机光互连的低抖动Retimer电路

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

微电子学与计算机 2024年

作者：刘庆王和明吕方旭张庚吕栋斌国防科技大学计算机学院中国人民解放军66029部队空军工程大学防空反导学院

随着串行单通道速率由56Gb/s向112Gb/s发展，高速串行通信质量面临的挑战急剧增加。在计算机光互连技术中，56Gbaud的Retimer芯片作为数据传输的关键核心芯片，其抖动性能制约着光模块高性能计算机整体性能。针对传统高速Retimer芯片抖... 详细信息

随着串行单通道速率由56Gb/s向112Gb/s发展，高速串行通信质量面临的挑战急剧增加。在计算机光互连技术中，56Gbaud的Retimer芯片作为数据传输的关键核心芯片，其抖动性能制约着光模块高性能计算机整体性能。针对传统高速Retimer芯片抖动性能低的难题，首次提出了数据速率超过100Gb/s的低抖动Retimer电路。Retimer电路基于CDR+PLL架构，集成在光纤中继器中，具有均衡和全速率重定时功能；采用抖动消除的滤波电路，能在高噪声输入信号下取得良好的输出数据抖动性能，为解决传统Retimer直接采样转发导致输出数据抖动大的问题提供了技术支持。采用TSMC 28nm CMOS工艺完成了基于CDR+PLL架构的低抖动Retimer电路设计。仿真结果表明，当输入112Gb/s PAM4时，Retimer的输出数据抖动741 fs，相比于传统Retimer结构降低了31.4%。

关键词： Retimer电路时钟数据恢复锁相环低抖动

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

低抖动准分子激光放大器光源的研究

红外与激光工程 2023年第3期52卷 162-168页

作者：王怡哲喻学昊刘墨林朱能伟游利兵方晓东深圳技术大学新材料与新能源学院广东深圳518118

为了获得低抖动的准分子激光放大器光源,设计了一种以氢闸流管作为高压开关的低抖动准分子激光放大器系统。利用抖动小于4 ns的闸流管触发电路来触发导通氢闸流管,从外部触发信号到准分子光信号之间有一定的延时时间。研究了以氢闸流管... 详细信息

为了获得低抖动的准分子激光放大器光源,设计了一种以氢闸流管作为高压开关的低抖动准分子激光放大器系统。利用抖动小于4 ns的闸流管触发电路来触发导通氢闸流管,从外部触发信号到准分子光信号之间有一定的延时时间。研究了以氢闸流管作为高压开关的准分子激光放电回路,外部控制信号发生电路产生外部充电信号和出光信号,转换电路将外部充电信号和出光信号转换成固定脉宽的光信号,在实现低抖动出光前,准分子激光放大器系统热平衡过程中会有一定的出光延时漂移现象。讨论了激光运行重复率、激光运行电压和气体状态在热平衡过程中对稳定延迟时间大小的影响。实验表明,在相同运行电压下,稳定延迟时间随着激光运行重复频率的提高而增大;运行电压越高,稳定延迟时间上升的幅度越大。气体恶化后,光脉冲稳定延迟时间变小。激光运行电压和重复频率越高,延时漂移时间越大。在温漂一定时间后,准分子激光放大器内部系统达到热平衡,以外部触发信号为基准,准分子光脉冲信号实现在5、10、15 Hz重复频率下的5 ns内低抖动出光。

关键词：准分子激光器低抖动放大器温漂

面向超高清微显示器的20Gbps低抖动CDR设计

在线全文

学校读者我要写书评

暂无评论

固体电子学研究与进展 2022年第4期42卷 323-328页

作者：吴浩季渊郑志杰穆廷洲上海大学微电子研究与开发中心上海200072 上海大学机电工程与自动化学院上海200072

针对超高清硅基微显示器对接口电路高信号带宽的要求,设计了一款20 Gbps的双环路低抖动时钟数据恢复电路。该电路工作在锁频环路时,锁定检测器控制电荷泵电流逐步减小,有效降低控制电压纹波,并采用LDO镜像结构抑制环形压控振荡器电源纹... 详细信息

针对超高清硅基微显示器对接口电路高信号带宽的要求,设计了一款20 Gbps的双环路低抖动时钟数据恢复电路。该电路工作在锁频环路时,锁定检测器控制电荷泵电流逐步减小,有效降低控制电压纹波,并采用LDO镜像结构抑制环形压控振荡器电源纹波及不同电源节点间的纹波串扰,减少环路噪声。测试结果表明,提出的微显示器架构和设计的CDR电路可实际应用于超高清硅基OLED微显示器,恢复出的20 Gbps数据峰峰值抖动为36.8 ps,捕获范围为17.4~21.7 GHz,功耗为43 mW。

关键词：微显示器时钟数据恢复电路电源纹波低抖动

低抖动抗辐射CMOS电荷泵锁相环关键技术研究

在线全文

学校读者我要写书评

暂无评论

低抖动抗辐射CMOS电荷泵锁相环关键技术研究

作者：姚清龙西安电子科技大学

学位级别：硕士

锁相环是一种用于频率合成的数模混合系统。本文的锁相环用于CMOS图像传感器中,随着分辨率的增大,锁相环的输出频率也越来越高,因此,降低其抖动显得尤为重要。另一方面,航天事业的发展使更多的图像传感器被投入到辐射环境中,辐射效应会... 详细信息

锁相环是一种用于频率合成的数模混合系统。本文的锁相环用于CMOS图像传感器中,随着分辨率的增大,锁相环的输出频率也越来越高,因此,降低其抖动显得尤为重要。另一方面,航天事业的发展使更多的图像传感器被投入到辐射环境中,辐射效应会使锁相环输出错误的时钟信号,甚至发生失锁,图像传感器无法正常工作。因此,应用于航天事业的锁相环在输出低抖动的同时,还要具备一定的抗辐射能力。本文以应用于CMOS图像传感器的低抖动抗辐射电荷泵锁相环的设计实现为研究内容,基于国产CIS专用55nm工艺进行电路和版图的设计。主要的工作包括:（1）设计了一个低抖动锁相环系统。根据锁相环各模块原理建立基于S域的ac模型,在锁定时间和系统稳定性之间折衷确定了环路参数;PFD内部增加延时模块,消除死区效应;优化CP输出级结构,采用桥型输出并增加钳位运放,抑制非理想效应;使用无尾电流源的VCO结构,降低相位噪声;分频器内部插入奇数分频器,增大分频范围。仿真结果表明,PLL输出400MHz时,鉴频鉴相器的延时时间为554ps,成功消除死区效应;电荷泵上下拉电流匹配良好,输出电压在0.56V～2.43V时电流的失配仅为0.07%;压控振荡器的输出范围为330MHz～1.55GHz,相位噪声为-108.83d Bc/Hz@1MHz;锁相环的锁定时间为3.15μs;积分噪声rms为3.17ps。（2）使用Sentaurus TCAD工具建立LET为100MeV·cm2/mg时的SET电流模型,将该模型引入电路结构中,确定锁相环上的SET敏感结点,提出有效的加固方案。其中,对于PFD和DIV等数字模块,将逻辑门全部替换成抗SET效应的DCVSL结构,且对SET响应较差的DIV模块采用了三模冗余设计;在电荷泵的输出插入电流互补电路构成SET电流的泄流通路;VCO采用差分无尾电流源的延迟单元结构,对SET敏感的偏置晶体管采取冗余设计,降低辐照几率。仿真结果表明,加固后VCO的控制电压受到SET影响后波动仅为33m V,相比加固前下降了90.1%;恢复时间减小到162ns,优化了65%。其余性能基本与加固前相当。（3）完成了版图设计和后仿真验证。对于电路中存在的差分对管和电流镜,均使用匹配性较高的二维共质心匹配,对电路中存在的关键信号走线采取了有效的电气屏蔽措施,完成所有模块的布局布线后添加双层保护环隔绝外界噪声。最终整体版图面积为1232.74μm×326.84μm。完成版图设计后提取寄生参数进行后仿真验证,CP和VCO等核心模块与前仿真结果相比,最大误差均不超过10%,且锁相环整体的后仿真rms为6.89ps,符合性能要求。

关键词：电荷泵锁相环低抖动 SET响应抗辐射设计

低抖动倍频延迟锁相环及时间数字转换器电路研究

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

低抖动倍频延迟锁相环及时间数字转换器电路研究

作者：黄仲贤西安电子科技大学

学位级别：硕士

激光雷达是自动驾驶技术的重要传感器,而作为激光雷达关键模块之一的时间数字转换器（TDC）,承担着高精度飞行时间测量的任务。对于高精度TDC而言,一种低抖动、分相均匀、延时精准的时钟电路是必须的,而延迟锁相环（DLL）因其负反馈特性... 详细信息

激光雷达是自动驾驶技术的重要传感器,而作为激光雷达关键模块之一的时间数字转换器（TDC）,承担着高精度飞行时间测量的任务。对于高精度TDC而言,一种低抖动、分相均匀、延时精准的时钟电路是必须的,而延迟锁相环（DLL）因其负反馈特性,拥有较高的环路稳定性,广泛应用于高精度TDC领域,倍频延迟锁相环（MDLL）因其保留延迟稳定特性的同时,能工作于更高频率,近年来受到广泛关注。因此,研究具有高分辨率、宽测量范围、多通道的时间数字转换器（TDC）对于激光雷达传感器的发展有着重要意义。本文通过深入分析各种TDC架构原理和其测量误差来源,基于180nm CMOS工艺设计了一款低频基准的高精度多通道TDC,采用计数器和两级锁相内插的结构使TDC分辨率达到皮秒量级的同时,能够兼顾宽动态范围的测量,使TDC电路的测量范围达到长微秒级。其中内插电路采用一种多相位输出,具有低抖动特性的延迟锁相环,同时为延迟锁相环增加倍频功能,增强其对不同晶振的适应能力和现实应用的灵活性。本文主要工作内容和创新点包括:1、根据实际应用场景,提出了一种采用三级定时结构的大量程,多通道,皮秒级分辨率TDC电路,其中三级定时分别为顶层计数器、基于MDLL的时钟粗内插模块、余差精内插模块。通过定时余差传递方式逐级测量脉冲时间间隔,可在有限的电路规模下兼顾高分辨率与大动态范围的需求,有效提升TOF距离测量量程与分辨率。2、基于TDC电路结构,完成了第一级内插模块倍频延迟锁相环电路。针对静态相差和输出时钟抖动问题,在电荷泵泵模块中加入电流校准阵列,可有效减少锁相环电路的充放电失配,同时利用双通道延时单元结合可配置分频器,使锁相环电路可在1-15倍频进行灵活切换,其总体版图面积为0.988mm,流片测试结果显示,在电源电压1.8V时,电路锁定范围为80～200MHz,在输入时钟为40MHz,倍频数为5的典型值下,锁定时占空比为47%@200MHz,最大分相偏差为3.7°@200MHz,TIE抖动的RMS均方根抖动为9.7ps@200MHz,Pt P抖动为104ps@200MHz。3、TDC电路顶层计数器采用同步双边沿采样,能够满足大量程测量20μs的前提下,减小亚稳态影响,提高计数的可靠性。精内插模块采用并联电容负载延迟线和锁存阵列相结合的方法,突破工艺对反相器最小延时的影响,将TDC的分辨提高到20ps,满足高精度激光雷达成像的需求,其总体版图面积为3.04 mm。

关键词：倍频延迟锁相环时间数字转换器低抖动高分辨率宽量程

面向高性能计算机光互连的低抖动Retimer电路

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

计算机工程与科学 2023年

作者：刘庆王和明吕方旭张庚吕栋斌中国人民解放军66029部队国防科技大学计算机学院空军工程大学防空反导学院

随着通信带宽的大幅提升，低抖动作为多场景应用中信号传输质量的关键指标，已成为信号完整性研究的重要方向。56Gbaud的Retimer芯片是高性能计算机光互连数据传输的关键核心芯片，其抖动性能也制约着光模块高性能计算机整体性能。针对... 详细信息

随着通信带宽的大幅提升，低抖动作为多场景应用中信号传输质量的关键指标，已成为信号完整性研究的重要方向。56Gbaud的Retimer芯片是高性能计算机光互连数据传输的关键核心芯片，其抖动性能也制约着光模块高性能计算机整体性能。针对传统高速Retimer芯片抖动性能低的难题，首次提出了数据速率超过100Gbps的低抖动Retimer电路。Retimer电路基于CDR+PLL架构，集成在光纤中继器中，具有均衡和全速率重定时功能；采用抖动消除的滤波电路，能在高噪声输入信号下取得良好的输出数据抖动性能，为解决传统Retimer直接采样转发导致输出数据抖动大的问题提供了技术支持。采用TSMC 28nm CMOS工艺完成了基于CDR+PLL架构的低抖动Retimer电路设计。仿真结果表明，当输入112Gbps PAM4时，Retimer的输出数据抖动为741 fs，相比于传统Retimer结构降低了31.4%。

关键词： Retimer电路时钟数据恢复(CDR) 锁相环(PLL) 低抖动

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

低抖动快前沿高电压重复率触发器

强激光与粒子束 2011年第10期23卷 2836-2840页

作者：尹佳辉曾江涛孙凤举张众魏浩刘志刚姜晓峰西北核技术研究所西安710024

介绍了一种低抖动、快前沿高电压重复率触发器,输出参数为:重复率可达100pulse/s,输出时延约225ns,抖动约1ns,前沿约26ns,脉宽约70ns,高阻负载上电脉冲的峰值可达-40kV,重复率为50pulse/s时,峰值可达-51kV,单次工作时的峰值可达-60kV。... 详细信息

介绍了一种低抖动、快前沿高电压重复率触发器,输出参数为:重复率可达100pulse/s,输出时延约225ns,抖动约1ns,前沿约26ns,脉宽约70ns,高阻负载上电脉冲的峰值可达-40kV,重复率为50pulse/s时,峰值可达-51kV,单次工作时的峰值可达-60kV。该触发器主要由控制单元、高压供电单元与脉冲形成单元构成,脉冲形成单元采用了低电感电容对负载快放电的结构,建立开关为氢闸流管。实验发现,氢闸流管存在微导通状态,开关的通道电阻及维持的时间与开关极间的电势差有关;电势差越高,通道电阻越小,微导通状态维持的时间越长。此外,氢闸流管的导通性能受灯丝加热电源的影响明显,当加热电压较低时,氢闸流管导通缓慢,延时与抖动较大,当加热电压过高时,氢闸流管易于发生自击穿。

关键词：重复率触发器电脉冲触发器快前沿低抖动脉冲功率

在线全文

学校读者我要写书评

暂无评论

低抖动快前沿重复频率高压脉冲触发源研制

强激光与粒子束 2014年第9期26卷 255-258页

作者：李玺钦丁明军吴红光刘云涛曹宁翔中国工程物理研究院流体物理研究所脉冲功率科学与技术重点实验室四川绵阳621900

给出了基于远程和本地两种控制方式,作为低抖动快前沿重复频率高压脉冲触发源系统的设计原理和方法.研制了一重复频率为0.01-Hz、脉冲输出幅度为10-0kV、前沿小于10ns、脉宽大于500ns以及抖动小于1ns的高压脉冲触发源.设计上将程控和手... 详细信息

给出了基于远程和本地两种控制方式,作为低抖动快前沿重复频率高压脉冲触发源系统的设计原理和方法.研制了一重复频率为0.01-Hz、脉冲输出幅度为10-0kV、前沿小于10ns、脉宽大于500ns以及抖动小于1ns的高压脉冲触发源.设计上将程控和手动触发信号分别作为重复频率和单次预触发脉冲,驱动后级触发器绝缘栅双极型晶体管,经脉冲变压器变换后控制氢闸流管VE4141放电,实现输出高压脉冲.通过实验结果验证了所采用的设计原理及方法的可行性,给出了外触发脉冲情况下高压脉冲输出的实验结果.

关键词：低抖动快前沿重复频率氢闸流管高压脉冲触发源