检索结果-南通市图书馆

基于FPGA的高速串行收发器TLK2711全双工通信协议设计

在线全文

学校读者我要写书评

暂无评论

电气传动自动化 2023年第5期45卷 33-37,73页

作者：杜建鹏甘肃电器科学研究院甘肃兰州730900

针对并行传输技术在高速数据传输中存在的问题,本文以SerDes器件TLK2711作为高速串行数据传输的物理层,在FPGA中设计并实现高速串行数据传输链路层协议,该协议为轻量级的点对点全双工串行通信协议。文中对协议的实现进行了详细的描述,... 详细信息

针对并行传输技术在高速数据传输中存在的问题,本文以SerDes器件TLK2711作为高速串行数据传输的物理层,在FPGA中设计并实现高速串行数据传输链路层协议,该协议为轻量级的点对点全双工串行通信协议。文中对协议的实现进行了详细的描述,对设计的协议进行了功能仿真和实物测试,经测试该通信协议在TLK2711硬件的基础上能够实现最高2.7Gbps的数据传输速率,误码率小于10^(-12)。

关键词：串行通信协议全双工通信串行收发器 TLK2711 误码率

在线全文

学校读者我要写书评

暂无评论

FPGA高速串行收发器时钟同步设计

核电子学与探测技术 2019年第6期39卷 673-677页

作者：刘智雷革徐广磊中国科学院大学北京100049 中国科学院高能物理研究所北京100049

在为粒子加速器设计定时系统时,通常采用集成高速串行收发器的FPGA来实现。为了消除串行收发器恢复时钟相位的不确定性,本设计利用串行收发器接收端恢复数据检测时钟相位,然后采用"重启法"实现恢复时钟相位的固定。该方法不需要额外的... 详细信息

在为粒子加速器设计定时系统时,通常采用集成高速串行收发器的FPGA来实现。为了消除串行收发器恢复时钟相位的不确定性,本设计利用串行收发器接收端恢复数据检测时钟相位,然后采用"重启法"实现恢复时钟相位的固定。该方法不需要额外的硬件设计,只使用一路串行收发器和少量硬件语言编程,简单易行,并经过了实验室验证。

关键词：串行收发器时钟数据恢复时钟同步

在线全文

学校读者我要写书评

暂无评论

基于高速串行收发器的单芯片光网络单元设计

光通信研究 2019年第2期2期(16)卷 11-14页

作者：陈潇逸高明义叶阳邵卫东苏州大学电子信息学院江苏苏州215006

针对工业应用无源光网络开发周期长,灵活性差的缺陷,提出利用现场可编程门阵列内部集成的高速串行收发器代替外接物理层芯片的设计方案。改进分层设计模型和数据帧结构,突发同步字符长度可根据光线路终端收发器突发同步性能在线重配置... 详细信息

针对工业应用无源光网络开发周期长,灵活性差的缺陷,提出利用现场可编程门阵列内部集成的高速串行收发器代替外接物理层芯片的设计方案。改进分层设计模型和数据帧结构,突发同步字符长度可根据光线路终端收发器突发同步性能在线重配置。板级验证结果表明,系统能够在3.125 Gbit/s速率下完成数据帧接收和突发模式发送,具有兼容性高、复杂度低等诸多优势。

关键词：无源光网络光网络单元串行收发器突发数据帧现场可编程门阵列

新型验证工具推进FPGA和SoC中高速串行收发器的评估

在线全文

学校读者我要写书评

暂无评论

今日电子 2014年第3期 71-72页

JNEYe链路分析工具提供了验证和电路板级全套设计工具。JNEYe支持设计人员迅速方便的评估高速AlteraFPGA和SoC中的高速串行链路性能。该工具结合了统计链路仿真器的速度优势和时域波形仿真器的精度优势，是一种新的混合行为仿真方法。JN... 详细信息

JNEYe链路分析工具提供了验证和电路板级全套设计工具。JNEYe支持设计人员迅速方便的评估高速AlteraFPGA和SoC中的高速串行链路性能。该工具结合了统计链路仿真器的速度优势和时域波形仿真器的精度优势，是一种新的混合行为仿真方法。JNEye工具经过优化，支持A1tera10代系列产品，为用户提供了评佶Altera下一代FPGA和SoC收发器链路性能的平台。

关键词：串行收发器验证工具 FPGA SoC 评估链路性能 Altera 设计工具

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

一种0.18μm的高速USB2.0收发器

微电子学与计算机 2009年第12期26卷 96-99页

作者：肖飞何书专李丽潘科高明伦南京大学微电子设计研究所江苏南京210093 江苏省光电信息功能材料重点实验室江苏南京210093

文中针对USB2.0规范设计了一种高速收发器.在480Mb/s数据速率的高速模式下,在常规收发器的基础上作了改进,并为包络检波器设计了新颖的采样比较电路.该收发器基于SMIC0.18μm1P6M3.3V/1.8VCMOS混合信号工艺设计,HSPICE仿真结果表明:该... 详细信息

文中针对USB2.0规范设计了一种高速收发器.在480Mb/s数据速率的高速模式下,在常规收发器的基础上作了改进,并为包络检波器设计了新颖的采样比较电路.该收发器基于SMIC0.18μm1P6M3.3V/1.8VCMOS混合信号工艺设计,HSPICE仿真结果表明:该收发器能够在480Mb/s的数据速率下按USB2.0规范要求发送和接收数据.

关键词：串行收发器 USB2.0 高速包络检波器

Altera最新验证工具推进FPGA和SoC中高速串行收发器的评估

在线全文

学校读者我要写书评

暂无评论

单片机与嵌入式系统应用 2014年第3期14卷 4-4页

Ahera公司发布JNEye链路分析工具，提供验证和电路板级全套设计工具。JNEye支持设计人员迅速方便地评估高速Altera FPGA和SoC中的高速串行链路性能。该工具结合了统计链路仿真器的速度优势和时域波形仿真器的精度优势，是一种新的混合... 详细信息

Ahera公司发布JNEye链路分析工具，提供验证和电路板级全套设计工具。JNEye支持设计人员迅速方便地评估高速Altera FPGA和SoC中的高速串行链路性能。该工具结合了统计链路仿真器的速度优势和时域波形仿真器的精度优势，是一种新的混合行为仿真方法。JNEye工具经过优化，支持Altera 10系列产品，为用户提供了评估Ahera下一代FPGA和SoC收发器链路性能的平台。

关键词： Altera 串行收发器验证工具 FPGA SoC 评估链路性能分析工具

Xilinx公司通过集成10Gbps串行收发器扩展VIRTEX—Ⅱ PRO产品线

在线全文

学校读者我要写书评

暂无评论

半导体技术 2003年第7期28卷 82-82页

Xilinx公司通过集成10 Gbps串行收发器扩展VIRTEX—II PRO产品线

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

半导体技术 2003年第6期28卷 77-77页

Exar拓展多协议串行收发器产品线发布新品SP338——SP338集成可使能终端电阻,RS-232和RS-485/422可共享通讯线路

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

硅谷 2012年第2期 48-48页

近日,Exar公司为其单芯片RS-232/RS-485/RS-422多协议串行收发器产品家族再添一款力作-SP338。该款新品完善了Exar的现有的串行收发器产品线并进一步延展了Exar在单芯片、多协议收发器市场的领导地位。SP338是需要多协议串行接口的工业... 详细信息

近日,Exar公司为其单芯片RS-232/RS-485/RS-422多协议串行收发器产品家族再添一款力作-SP338。该款新品完善了Exar的现有的串行收发器产品线并进一步延展了Exar在单芯片、多协议收发器市场的领导地位。SP338是需要多协议串行接口的工业或者嵌入式PC的理想之选。RS-232模式带有三个驱动器和五个接收器,从而满足DB9(3TX/5RX)所需的8个信号通道。RS-485/422模式包括半双工、全双工和带有高达两个驱动器和四个接收器(2TX/4RX)的混合型双工配置。"新发布的

关键词：产品家族驱动器接收器串行收发器计算机外围设备电子设备 Exar SP338 RS-485/422 终端电阻通讯线路