检索结果-南通市图书馆

40Gb/s至8路5Gb/s全光串并转换实验研究

在线全文

学校读者我要写书评

暂无评论

光学学报 2011年第5期31卷 36-39页

作者：王菊于晋龙罗俊王文睿吴波韩丙辰郭精忠杨恩泽天津大学电信学院光纤通信实验室天津300072

提出了一种新型的40 Gb/s全光串并转换(AOSPC)的实现方案,该系统主要由波分/时分脉冲光源的产生与顺序多波长变换两个部分构成。实现了信道波长数目和重复频率可调的波时分脉冲光源;分析了基于单个半导体光放大器(SOA)中的交叉相位调制... 详细信息

提出了一种新型的40 Gb/s全光串并转换(AOSPC)的实现方案,该系统主要由波分/时分脉冲光源的产生与顺序多波长变换两个部分构成。实现了信道波长数目和重复频率可调的波时分脉冲光源;分析了基于单个半导体光放大器(SOA)中的交叉相位调制效应(XPM)实现顺序多波长变换的原理,并在此基础上采用顺序多波长变换技术实现了将40 Gb/s的串行输入光信号转换为8路5 Gb/s的并行输出信号。该技术可将高速率的光信号转换成为多路低速率信号,进而可以使用现有的电子器件对信号进行处理,为下一步的光分组交换中的报头处理技术和光随机存取存储器(RAM)的研究提供了一种可行的思路。

关键词：光通信光分组交换串并转换波分/时分光脉冲顺序多波长变换

在线全文

学校读者我要写书评

暂无评论

基于微环谐振器的光分组头串并转换研究

武汉理工大学学报 2009年第23期31卷 85-88页

作者：洪建勋周建新陈水平李成军周立民陈伟吴友宇武汉理工大学信息工程学院武汉430070 武汉理工大学资源与环境工程学院武汉430070 武汉工程大学材料科学与工程学院武汉430073

提出了一种基于微环谐振器的光分组头串并转换方法。采用环层叠和多级级联结构设计微环谐振器，在正弦控制电压的作用下产生一个较窄的开关窗口，实现光分组头的串并转换。采用时域有限差分法分析了系统的性能。研究结果显示开关窗口宽... 详细信息

提出了一种基于微环谐振器的光分组头串并转换方法。采用环层叠和多级级联结构设计微环谐振器，在正弦控制电压的作用下产生一个较窄的开关窗口，实现光分组头的串并转换。采用时域有限差分法分析了系统的性能。研究结果显示开关窗口宽度、消光比和插入损耗分别优于14．9ps、36．4dB和1dB，可实现160～40Gbit／s和40～10Gbit／s的光分组头串并转换。

关键词：光分组头串并转换微型环开关窗口

用VHDL语言设计实现单片机串行口输出的串并转换

在线全文

学校读者我要写书评

暂无评论

内蒙古大学学报（自然科学版） 2004年第2期35卷 213-215页

作者：张永安李树华刘跃平内蒙古大学理工学院电子工程系呼和浩特010021

介绍了一种固定信号格式的串并转换,利用VHDL(VHSICHardwareDescriptionLan-guage)语言对一块可编程逻辑器件进行编程,实现单片机串行口输出的串行数据到8位并行数据的转换.

关键词： VHDL 单片机串并转换

在FPGA中利用SoftSerDes技术实现信号串并转换的研究

在线全文

学校读者我要写书评

暂无评论

在FPGA中利用SoftSerDes技术实现信号串并转换的研究

作者：贾小燕北京邮电大学

学位级别：硕士

随着通信中数据流量的不断增长,对于通信速率的要求也越来越高。在这种形势下,高速串行数字通信体现出比传统的并行数据传输方式更大的优势。基于SerDes的高速串行通信技术应用广泛,由于采用差分信号传输代替单端信号,从而在信号传输过... 详细信息

随着通信中数据流量的不断增长,对于通信速率的要求也越来越高。在这种形势下,高速串行数字通信体现出比传统的并行数据传输方式更大的优势。基于SerDes的高速串行通信技术应用广泛,由于采用差分信号传输代替单端信号,从而在信号传输过程中增强了抗噪声、抗干扰能力。同时,由于采用时钟和数据恢复技术代替同时传输数据和时钟,从而解决了限制数据传输速率的信号时钟偏移问题。这样,基于SerDes的高速串行接口突破了传统并行I/O接口的数据传输瓶颈,大大提高了数据传输的数据率,正在成为一种通用的I/O接口标准,将取代传统并行总线而成为高速接口技术的主流。本文介绍了一种新的全数字电路设计的异步数据时钟捕获技术,该技术是基于FPGA来设计和实现的,称为SoftSerDes技术。FPGA继承了ASIC的大规模,高集成度和高可靠性的优点,但克服了普通Asic设计周期长,投资大,灵活性差的缺点,逐步成为复杂数字硬件电路设计的理想首选。而将SerDes应用在FPGA中可以实现数据大量收发,提高数据的总体流量。与传统的SerDes芯片相比,SoftSerDes有比较高的抗干扰能力,低功率损耗,用FPGA实现更易于对新产品进行升级,所以在大规模FPGA设计中有着广泛的应用前景。论文介绍了SerDes技术和FPGA设计中用到的相关软件工具。在对SoftSerDes模块进行功能仿真,证明该技术可以达到预期功能的基础上,按照FPGA的设计流程,在FPGA中通过仿真、综合、布局布线、下载调试项目中的相关模块,并通过最后的板级测试,验证了SoftSerDes技术实现数据串并转换的可行性和准确性,而且性价比高于传统SerDes。

关键词： SoftSerDes FPGA 串并转换时钟数据恢复抽样延迟线

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于高速LVDS的串并转换电路设计与研究

基于高速LVDS的串并转换电路设计与研究

作者：李伟伟电子科技大学

学位级别：硕士

随着信息技术的发展,数据量越来越大,传统的I/O接口由于自身的限制越来越不能满足现实需求。低压差分信号传输技术(Low Voltage Differential Signaling,LVDS)具有低噪声、低功耗、高可靠、节省成本和强集成能力等优点,因此成为了解决I/... 详细信息

随着信息技术的发展,数据量越来越大,传统的I/O接口由于自身的限制越来越不能满足现实需求。低压差分信号传输技术(Low Voltage Differential Signaling,LVDS)具有低噪声、低功耗、高可靠、节省成本和强集成能力等优点,因此成为了解决I/O接口问题的一种新技术。本文基于ANSI/TIA/EIA-644标准,研究了基于高速LVDS的串并转换电路。在此基础上,根据功能将其分为LVDS接收电路和串并转换电路两个主要模块。在LVDS接收电路中,通过ESD保护电路、轨对轨放大电路、迟滞比较电路、整形缓冲电路和失效保护电路的设计,完成了将2.5Gbps的LVDS信号转化为CMOS信号的工作。仿真结果表明,整个LVDS接收电路的延时为0.45ns,上升时间为0.04ns,下降时间为0.03ns,占空比为37:36,满足设计要求。在串并转换电路中,为了满足高速和低时钟的要求,采用一种树型结构和移位寄存器结构级联的串并转换电路。通过占空比为1:4的5分频器、树型结构串并转换电路和移位寄存器结构串并转换电路的设计,将1路2.5Gbps的数据转化为10路250Mbps的数据。仿真结果表明,整个串并转换电路的功能正确,满足设计要求。此外,本文在版图方面进行了研究,对匹配、串扰、噪声、寄生效应、闩锁效应和天线效应分别进行了论述,给出相应的解决办法。并基于1P8M 0.13μm CMOS工艺,采用全定制完成了版图设计。LVDS接收电路版图面积为74×96 ? m2,满足I/O标准;串并转换电路版图面积为80×83 ? m2。后仿真结果表明,本文设计的串并转换电路满足要求。

关键词： LVDS 接收电路串并转换版图后仿真

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

应用于电光RAM的全光串并转换技术研究

应用于电光RAM的全光串并转换技术研究

作者：郭精忠天津大学

学位级别：硕士

从高速信号传输的发展来看,光分组交换是光交换的发展方向。但就目前的技术而言,还远远不能够解决高速率的光分组数据的存储和协议处理的问题。而高速率的串并转换技术可将高速率的信号变成低速率的信号,从而解决分组交换的随机存储和... 详细信息

从高速信号传输的发展来看,光分组交换是光交换的发展方向。但就目前的技术而言,还远远不能够解决高速率的光分组数据的存储和协议处理的问题。而高速率的串并转换技术可将高速率的信号变成低速率的信号,从而解决分组交换的随机存储和协议处理的问题。本文实现了一种新型的40Gbps全光串并转换装置,主要完成的工作包括:一、从理论上分析了主动锁模激光器产生窄脉冲的机理。二、对窄脉冲通过高非线性光纤进行谱展宽进行了研究。三、对应用不同特性滤波器进行谱切片产生波时分脉冲的质量优劣进行了理论、仿真和实验研究。四、对通过OTDM和色散走离方式产生波时分源进行了研究。五、在波时分源的基础上,提出了基于SOA中XPM效应的多波长变换技术的高速率全光串并转换方案,完成了40Gbps至10Gbps×4及5Gbps×8全光串并转换实验样机,变换后的并行信号的信噪比对应变换前的恶化串行信号有十几dB的提高。该全光串并转换系统为下一步的光分组交换中的报头处理技术和光RAM的研究打下良好的基础。为光分组交换的最终实现打下良好的技术基础。同时,高速率的串并转换技术在其它的高速率信号的处理领域上也有很好的应用前景。

关键词：光分组交换串并转换光交换光RAM

用Verilog HDL语言设计实现单片机串行口输出的串并转换

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

用Verilog HDL语言设计实现单片机串行口输出的串并转换

C8051F单片机实现全双工串并转换通用程序

第十二届全国青年通信学术会议

作者：生晓坤姜岩峰北方工业大学微电子实验中心北方工业大学微电子实验中心

本文介绍了一种固定信号格式的串并转换,利用 Verilog HDL 语言对一块可编程逻辑器件进行编程,实现单片机串行口输出的串行数据到8位并行数据的转换。

关键词： Verilog HDL 单片机串并转换

来源： cnki会议评论

在线全文

cnki会议

学校读者我要写书评

暂无评论

单片机与嵌入式系统应用 2005年第12期5卷 66-67页

作者：祝新平樊桂花许斌装备指挥技术学院

无线通信中,经常会遇到上行数据和下行数据帧格式完全不同的情况,下面以地面系统为例说明这种情况.如图1所示,下行数据主要是对温度、压力、湿度等信息的测量数据,实际应用中通常是经过组帧处理后的结果,因此帧格式确定,但有固定的帧头... 详细信息

无线通信中,经常会遇到上行数据和下行数据帧格式完全不同的情况,下面以地面系统为例说明这种情况.如图1所示,下行数据主要是对温度、压力、湿度等信息的测量数据,实际应用中通常是经过组帧处理后的结果,因此帧格式确定,但有固定的帧头信息,帧间间隔时间相对固定;上行数据一般为控制指令,送出时间不确定,帧长不确定,没有固定的帧头,例如地面控制站常用芯片AP50,它的指令长度在3～7B之间.地面系统接收到的是确定帧,而机载系统接收变化帧.因此在通用系统设计时,必须使之对两种帧格式都适用.

关键词： C8051F 通用程序串并转换全双工单片机数据帧格式间隔时间控制指令地面控制站行数据

高速LVDS信号接收及基于FPGA的串并转换的设计

在线全文

学校读者我要写书评

暂无评论

电子技术与软件工程 2016年第23期 99-100页

作者：蒋红阳华中光电技术研究所-武汉光电国家实验室湖北省武汉市430073

主要介绍高速LVDS差分信号转单端信号接收模块的设计,通过TI公司的SN65LVDS386芯片,接收差分信号并转换为单端信号,并基于FPGA实现串行数据转换为并行数据。

关键词： LVDS信号接收 FPGA 串并转换