检索结果-南通市图书馆

基于FPGA的σ-δadc转换器的设计和实现

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

工矿自动化 2012年第8期38卷 51-54页

作者：张波中煤科工集团太原研究院山西太原030006

针对瞬时采样方法只适合变频器模拟量比较平滑且采样频率较高的场合和平均值采样法要求采样频率高、运算速度快的问题,设计了一种基于FPGA的σ-δadc转换器,介绍了σ-δadc转换器的结构原理和Sinc3滤波器的设计。该转换器将Σ-Δ调制器... 详细信息

针对瞬时采样方法只适合变频器模拟量比较平滑且采样频率较高的场合和平均值采样法要求采样频率高、运算速度快的问题,设计了一种基于FPGA的σ-δadc转换器,介绍了σ-δadc转换器的结构原理和Sinc3滤波器的设计。该转换器将Σ-Δ调制器和FPGA有效结合,既提高了采样精度,也提高了模拟信号传输的抗干扰能力及检测装置耐压的能力。实验验证了该转换器的正确性。

关键词：转换器 Σ-Δ调制器 FPGA σ-δadc 平均采样

一种用于σ-δadc的低功耗数字抽取滤波器

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

电子元件与材料 2017年第11期36卷 52-59页

作者：汪杰刘慧君谢亮金湘亮湘潭大学物理与光电工程学院湖南湘潭411105 微光电与系统集成湖南省工程实验室湖南湘潭411105

设计了一种适用于σ-δadc(模数转换器)的低功耗数字抽取滤波器。该数字抽取滤波器采用三级结构实现,分别是CIC滤波器、补偿滤波器和半带滤波器。在设计中,运用Noble恒等式原理、多相分解技术和CSD编码技术,初步降低了滤波器的功耗;根... 详细信息

设计了一种适用于σ-δadc(模数转换器)的低功耗数字抽取滤波器。该数字抽取滤波器采用三级结构实现,分别是CIC滤波器、补偿滤波器和半带滤波器。在设计中,运用Noble恒等式原理、多相分解技术和CSD编码技术,初步降低了滤波器的功耗;根据补偿滤波器和半带滤波器长度的奇偶性和系数的对称性,提出一种奇偶优化法再次优化滤波器结构,进一步降低了整个滤波器的功耗,从而实现低功耗的目的。本设计基于110 nm CMOS工艺,在10MHz采样频率、5 k Hz正弦输入信号频率和256倍降采样率的情况下进行仿真。后仿真结果表明,滤波器的信噪失真比(SNDR)为91.5 d B,无杂散动态范围(SFDR)为97.0 d B,有效位数(ENOB)达到14.91 bit。在1.5 V电源电压下,数字电路(带SPI)的面积约为0.31 mm×0.81 mm,总功耗仅为376μW。

关键词： σ-δadc 低功耗数字抽取滤波器多相分解系数对称奇偶优化法

一种应用于中频数字化接收的连续/离散时间混合结构带通σ-δadc

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

微电子学 2022年第2期52卷 246-252页

作者：张沁枫冯凯石春琦张润曦叶明远中国电子科技集团公司第五十八研究所江苏无锡200235 华东师范大学微电子电路与系统研究所上海200241

设计了一种应用于中频数字化接收的基于连续/离散时间混合结构带通σ-δadc。调制器采用六阶带通多比特量化结构,环路滤波器由两个连续时间谐振器和一个离散时间谐振器组成。采用电容数字校准技术将LC连续时间谐振器和RC连续时间谐振器... 详细信息

设计了一种应用于中频数字化接收的基于连续/离散时间混合结构带通σ-δadc。调制器采用六阶带通多比特量化结构,环路滤波器由两个连续时间谐振器和一个离散时间谐振器组成。采用电容数字校准技术将LC连续时间谐振器和RC连续时间谐振器的谐振频率校准至adc中心频率f_(clk)/8。量化器采用3 bit Flash adc实现。同时,使用数据加权平均算法对反馈DAC单元之间的失配进行校准。整体中频数字化接收机基于0.18μm SiGe BiCMOS工艺设计。后仿真结果表明,在3.3 V电源电压下,当采样时钟频率f_(clk)为18 MHz且过采样率为45时,该σ-δadc消耗21 mW的功耗,在200 kHz的带宽范围内获得89 dB的信噪比和95 dB的无杂散动态范围。

关键词： σ-δadc LC谐振器连续时间谐振器开关电容谐振器多比特量化器

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

∑-Δadc中低功耗抽取滤波器的设计

∑-ΔADC中低功耗抽取滤波器的设计

作者：王龙生湘潭大学

学位级别：硕士

本文着重对σ-δadc中抽取滤波器的低功耗设计进行研究。通过采用Noble定理和多项分解相结合的方式改进系统算法架构，并优化电路结构达到降低功耗的目的。仿真数据表明，采用该方案后，抽取滤波器的功耗减少50%。 σ-δadc主要用于... 详细信息

本文着重对σ-δadc中抽取滤波器的低功耗设计进行研究。通过采用Noble定理和多项分解相结合的方式改进系统算法架构，并优化电路结构达到降低功耗的目的。仿真数据表明，采用该方案后，抽取滤波器的功耗减少50%。 σ-δadc主要用于高精度的数据转换、精密测量中。它主要包括两个部分：Σ-Δ调制器和数字抽取滤波器。其中，Σ-Δ调制器以远大于信号Nyquist带宽的频率对信号进行采样，并对输入的模拟信号进行调制，输出为高速、低精度的数字信号。其中，有用信号与绝大部分的噪声处在两个不同的频带。为除去该数字信号中的噪声，实现噪声和有用信号的分离，需要使用数字抽取滤波器对其进行滤波和降采样。且Σ-Δ adc的精度取决于Σ-Δ调制器，功耗和面积取决于抽取滤波器，本文以其功耗为出发点，在减少功耗的基础上对面积进行优化。本文设计的低功耗抽取滤波器是针对具体应用而言的，但其方法也适用于其他领域的低功耗滤波器设计。文中的σ-δadc主要用于信号Nyquist带宽为15Hz的低频测量领域，其过采样率为1280，过采样频率为19.2kHz，实现24bits分辨率、有效位数为18bits的高精度输出。针对该Σ-Δ adc，抽取滤波器的系统指标为：抽取率为1280，通带（0~3Hz）衰减小于0.01dB，阻带混叠小于100dB。针对该设计指标，抽取滤波器的结构采取4阶320抽取率的CIC抽取滤波器、2倍抽取的CIC补偿滤波器和2倍抽取的半带滤波器级联而成。在以低功耗方案设计该CIC滤波器的过程中，将此滤波器分解为一个4阶5倍抽取率的CIC滤波器和4阶64倍抽取率的CIC滤波器，由于CIC补偿滤波器设计之初留了一定的裕度。为对其功耗进行优化，对CIC滤波器的结构进行底层改进，使高频单元的运算量的大大减少，从而减少功耗。同时，在电路综合上采取门控时钟代替使能信号、逻辑优化技术来减少非必要翻转，从而减少功耗。为验证本论文中的低功耗方案，采取常规设计与低功耗设计的数字抽取滤波器对比设计方案，其中，常规设计的数字抽取滤波器已经流片，测试结果良好，低功耗设计的抽取滤波器采取相同的设计流程，从Matlab系统级验证、Modelsim电路级仿真、FPGA板级验证到利用Synopsys公司的软件对其进行ASIC芯片设计的一系列设计流程。经验证：采取低功耗设计的抽取滤波器在功耗和面积上较之常规设计的抽取滤波器都有所减少，其中，功耗较少近50%，面积减近25%。在性能上，后仿真SNR达到120.9dB，有效位数19.8bits。

关键词： σ-δadc 数字抽取滤波器低功耗数字电路

基于CMOS 18位的σ-δadc调制器的设计与仿真

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于CMOS 18位的Σ-ΔADC调制器的设计与仿真

作者：刘慧宇黑龙江大学

学位级别：硕士

Σ-Δ型模数转换器(sigma-delta adc)在音频、高精度测量、国防安全、通讯等方面都有着重要的应用。与其他类型的模数转换器相比,σ-δadc属于过采样型adc,是以较低的速度来换取非常高的精度,功耗也较低。在一些需要高精度但低速度的场... 详细信息

Σ-Δ型模数转换器(sigma-delta adc)在音频、高精度测量、国防安全、通讯等方面都有着重要的应用。与其他类型的模数转换器相比,σ-δadc属于过采样型adc,是以较低的速度来换取非常高的精度,功耗也较低。在一些需要高精度但低速度的场合,σ-δadc有着广泛的应用,目前转换位数一般会高达20bit以上。本文设计了基于0.5μm CMOS工艺的18bit的sigma-delta adc调制器。根据理论确定电路为单环三阶结构。利用MATLAB软件内的Simulink对理想和非理想状态下的系统进行建模与仿真。当输入信号为20KHz,过采样率为128,过采样频率为5.12M,采样点数为16384时,仿真结果显示:在理想情况下,信噪比为127.4dB,有效位数为20.88位;非理想情况下,信噪比为117.5dB,有效位数为19.23位。利用Cadence软件对电路仿真与版图的设计,电路模块包括:交叠时钟电路、比较器电路、积分器电路、反馈DAC电路、差分运算放大器电路等。当电源电压达到5V时,全差分运算放大器增益达到70dB,单位增益带宽为215MHz,相位欲度为48°。σ-δadc调制器的信噪比达到113.3dB,有效位数达到18.53位,整体版图面积为0.2mm2。

关键词： σ-δadc 调制器过采样积分器电路

高精度音频∑-Δadc数字模块的研究与实现

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

高精度音频∑-ΔADC数字模块的研究与实现

作者：徐双恒电子科技大学

学位级别：硕士

σ-δadc具有高精度、高线性度、对模拟电路要求不高等优点，因而被广泛应用于高端数字音频系统。σ-δadc的主要技术有过采样、噪声整形、数字抽取滤波技术。数字抽取滤波器是高性能σ-δadc设计的关键。对于高端音频σ-δadc，兼容多... 详细信息

σ-δadc具有高精度、高线性度、对模拟电路要求不高等优点，因而被广泛应用于高端数字音频系统。σ-δadc的主要技术有过采样、噪声整形、数字抽取滤波技术。数字抽取滤波器是高性能σ-δadc设计的关键。对于高端音频σ-δadc，兼容多种音频接口是必要的。本文的研究目标是设计出具有高信噪比、多抽取率的数字抽取滤波器和兼容多种音频格式的接口电路，以满足高精度音频σ-δadc的设计要求。本文首先研究了Σ-Δ adc的工作原理和数字抽取滤波器的设计方法，设计出能够实现128/64倍两种抽取率的多级抽取滤波器结构。该多级滤波器结构由级联积分梳状滤波器、补偿滤波器和半带滤波器组成。使用Matlab中相关工具设计出符合性能指标的各级滤波器，并通过Simulink进行行为仿真，验证该滤波器结构的功能和性能。其次研究了双通道数字音频接口原理，设计兼容I2S、左对齐和右对齐多种音频格式输出的接口电路。本文还研究了乘法器分时复用技术，可有效降低芯片面积。使用Verilog语言为数字抽取滤波器和数字音频接口编写高效可综合的RTL级代码，使用ModelSim、QuartusII和FPGA开发板等多种工具验证滤波器、音频接口的功能和性能。最后使用综合工具与后端工具进行代码综合、布局布线、形式验证、静态时序分析、DRC、LVS和后仿真验证，提交GDSII版图。设计的数字抽取滤波器能够实现128/64两种抽取率，信号带宽20kHz，通带纹波小于0.01dB，阻带衰减大于70dB，信噪比大于104dB，有效位数约17位。音频接口可支持I2S、左对齐、右对齐三种输出格式。设计采用65nm工艺，整个数字模块的面积为440×440μm2。数字模块的版图设计通过了后仿验证和物理验证，功能和性能都达到了预期的设计目标。

关键词： σ-δadc 数字抽取滤波器 CIC补偿滤波器分时复用 I2S

微功耗高精度Sigma-Delta adc的设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

微功耗高精度Sigma-Delta ADC的设计

作者：王安忆哈尔滨工业大学

学位级别：硕士

σ-δadc在工业控制、低频信号监测以及音频信号处理等领域一直有着不可替代的作用,其特点在于使用速度换取精度,对模拟电路设计的要求大大降低,在数字电路技术愈发先进的今天有着越来越重要的作用。本文首先介绍了微功耗高精度Σ-ΔAD... 详细信息

σ-δadc在工业控制、低频信号监测以及音频信号处理等领域一直有着不可替代的作用,其特点在于使用速度换取精度,对模拟电路设计的要求大大降低,在数字电路技术愈发先进的今天有着越来越重要的作用。本文首先介绍了微功耗高精度σ-δadc的研究背景,总结了近年来国内外在低功耗以及微功耗adc方面的研究现状,对部分低功耗σ-δadc所采用的技术进行了分析。根据设计指标对σ-δadc进行系统级设计,调制器采用二阶反馈结构(Cascade of integrators feedback,CIFB)、一位量化、过采样率1024,数字抽取滤波器的结构采用三级级联积分梳状滤波器(Cascaded Integrator Comb,CIC),对整个σ-δadc进行系统级仿真以确保整个系统的功能和环路稳定性,同时为后续电路级设计提供设计约束。调制器电路的设计首先从降低电流的角度考虑,合理分配电流消耗,运算放大器的输入对管偏置在亚阈值区,使其在极低的电流下仍有较大的跨导;量化器采用无静态电流消耗的结构。数字抽取滤波器采用CIC滤波器结构,其优势在于整数系数,所以不需要乘法器和存储器,并且有一部分电路仅仅工作在数据输出的频率下。由于本设计所要求的信号带宽只有10Hz,所以采样频率也只有20.48kHz,在这个时钟下,CIC抽取滤波器的功耗非常低。电路仿真结果显示,调制器信噪比为89.3dB,有效位数14.55位;CIC抽取滤波器可以通过提高抽取率来提高adc的信噪比。采用华虹0.35μm工艺完成整个σ-δadc的版图设计,其中调制器部分采用全定制的设计方法,CIC抽取滤波器采用半定制设计方法,最终整体版图面积为1.8mm×1.68mm。对版图进行后仿真,信噪比大于88.2dB,有效位数大于14.35位。模拟电路消耗的电流小于24μA,数字电路消耗电流约为3.12μA,满足设计要求。

关键词： σ-δadc 微功耗反馈结构

高带宽连续时间Sigma-Delta adc中抽取滤波器的研究与设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

高带宽连续时间Sigma-Delta ADC中抽取滤波器的研究与设计

作者：高波重庆邮电大学

学位级别：硕士

随着无线通信系统的高速发展,宽带、高动态和低功耗等性能已成为电子系统需求的重点。电子系统智能化、集成化和小型化等特点逐渐突显。近年来,基于集成电路工艺和设计技术的不断进步,包含射频、模拟/混合信号等功能的射频前端一体化芯... 详细信息

随着无线通信系统的高速发展,宽带、高动态和低功耗等性能已成为电子系统需求的重点。电子系统智能化、集成化和小型化等特点逐渐突显。近年来,基于集成电路工艺和设计技术的不断进步,包含射频、模拟/混合信号等功能的射频前端一体化芯片已成为高端集成电路的重要方向。高速、宽带、大动态模拟信号采集和数字信号处理技术成为研究热点。本文首先分析了课题的研究背景和意义,并介绍了当前国内外连续时间σ-δadc的发展状况。接着,分别介绍了奈奎斯特adc和过采样adc的工作原理,并给出了在离散时间Σ-Δ调制器的基础上设计连续时间Σ-Δ调制器的理论基础和数字抽取滤波器的基本原理。为了满足前级连续时间Σ-Δ调制器的需求,本文提出了一种宽带多模数字抽取滤波器。通过采用不同类型滤波器级联结构,合理地分配不同级间下采样因子,有效的简化了电路实现的复杂度,降低了电路实现时的面积和功耗。而级间滤波器相互配合,实现了滤波器的多带宽、多模式功能。根据设计指标,利用MATLAB完成对数字抽取滤波器的系统设计和仿真。在仿真达到要求的情况下,使用硬件描述语言完成数字抽取滤波器的寄存器级代码设计,并通过QuartusⅡ调用Modelsim完成对数字抽取滤波器硬件实现的功能验证。仿真结果表明,数字抽取滤波器的硬件实现满足设计指标,最后利用DC软件完成对寄存器级代码的综合。本课题采用65nm CMOS工艺,对该滤波器进行了后端设计。设计结果表明:所设计的多模抽取滤波器工作带宽的范围为20MHz0MHz,当工作带宽为20MHz和50MHz时,有效位数分别为10.64位和10.48位。

关键词：抽取滤波器 σ-δadc 多模式有效字长

24位48KSPS多位量化∑-Δ adc的设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

24位48KSPS多位量化∑-Δ ADC的设计

作者：胡雅琴哈尔滨工业大学

学位级别：硕士

Σ-Δ架构的adc以其相对低的模拟电路复杂度和良好的与数字电路的兼容性在高精度模数转换器领域备受青睐。如何在高精度的要求上优化电路结构以降低功耗一直是该领域的研究热点。本文首先介绍了σ-δadc发展的热点方向,及其主要的制约因... 详细信息

Σ-Δ架构的adc以其相对低的模拟电路复杂度和良好的与数字电路的兼容性在高精度模数转换器领域备受青睐。如何在高精度的要求上优化电路结构以降低功耗一直是该领域的研究热点。本文首先介绍了σ-δadc发展的热点方向,及其主要的制约因素,对国内外发展现状进行总结分析。然后详细介绍了衡量σ-δadc的动态指标,以及过采样和噪声整形技术提高系统信噪比的原理。以一阶调制器为例,分析了σ-δadc的工作原理,并讨论了高阶结构和多位量化结构的优缺点。通过对调制器传递函数分析,选取了4阶17级量化的前馈结构调制器,过采样率为64。通过优化前馈支路,减少了加法器的输入支路,增大了第一级积分器的增益系数,有利于降低调制器负载,减小功耗。详细讨论了系统关键模块的非理想特性的影响,包括放大器、采样引入的非理想特性、反馈DAC的非线性,并对系统稳定性进行了分析。通过完整的行为级仿真,得到了关键模块的电路指标。设计了开关电容晶体管级调制器电路,其中多位量化的数字校正逻辑DWA(Data Weighted Averaging)用RTL代码编写。调制器输出的数字码通过一个5级的数字滤波器进行降采样和滤波器后输出24位48k SPS数字码。系统电源电压为5V,采样时钟为3.072MHz,信号带宽24k Hz,仿真得到的信噪比为123.1d B,动态范围127.9d B,总谐波失真在-125.5d B以下,系统总功耗为10.12m W。采用BCD350GE工艺,完成了adc的整体版图绘制,其中模拟部分采用全定制方式,数字部分采用自动工具生成,最终的版图核心面积为1037.51μm×1084.895μm。

关键词： σ-δadc 开关电容电路数字滤波器多位量化