咨询与建议
  • 全部检索
  • 电子图书
  • 电子期刊
  • 纸本馆藏
  • 南通市公共图书馆
高级检索

限定检索结果

文献类型

  • 1 篇 期刊文献
  • 1 篇 学位论文

馆藏范围

  • 2 篇 电子文献
  • 0 种 纸本馆藏

日期分布

学科分类号

  • 2 篇 工学
    • 2 篇 电子科学与技术（可...

主题

  • 2 篇 扫描链均衡
  • 2 篇 协同优化
  • 2 篇 芯核分层布图
  • 2 篇 绑定中测试
  • 1 篇 硬件开销
  • 1 篇 绑定前测试
  • 1 篇 故障覆盖率

机构

  • 2 篇 合肥工业大学
  • 1 篇 中国电子科技集团...

作者

  • 2 篇 朱侠
  • 1 篇 王伟
  • 1 篇 任福继
  • 1 篇 秦振陆
  • 1 篇 郭二辉
  • 1 篇 方芳

语言

  • 2 篇 中文
检索条件"主题词=芯核分层布图"
共 2 条 记 录，以下是1-10 订阅
全选 清除本页 清除全部 题录导出 标记到"检索档案"
详细 简洁
排序：
基于芯核分层布图的3D芯片扫描链优化设计
收藏
分享
引用
电子测量与仪器学报 2016年 第10期30卷 1482-1489页
作者： 王伟 朱侠 方芳 秦振陆 郭二辉 任福继 合肥工业大学计算机与信息学院 合肥230009 合肥工业大学情感计算与先进智能机器安徽省重点实验室 合肥230009 中国电子科技集团第三十八研究所 合肥230009
随着3D堆叠技术的不断发展,芯片测试已成为一大研究热点。为了减少三维堆叠集成电路(three dimensional stacked integrated circuits,3D-SICs)绑定前和绑定中的总测试时间,提出了基于芯核分层布图的改进模拟退火算法和扫描链分配算法,... 详细信息
来源： 维普期刊数据库 维普期刊数据库 同方期刊数据库 同方期刊数据库 评论
“绑定中测试”影响下的3D芯片扫描链优化设计
“绑定中测试”影响下的3D芯片扫描链优化设计
收藏
分享
引用
作者： 朱侠 合肥工业大学
学位级别：硕士
随着工艺技术水平的不断提升,单个芯片上集成的器件单元数量急剧增加,芯片面积不断增大。单元间连线的增长既影响工作速度又占用大量面积,严重影响集成电路集成度和速度的进一步提高。于是,三维(Three Dimensional,3D)集成技术应运而生... 详细信息
来源： 同方学位论文库 同方学位论文库 评论
全选 清除本页 清除全部 题录导出 标记到“检索档案”
共1页 <<  < 1 >  >>
回到顶部
执行限定条件