检索结果-南通市图书馆

应用输入向量控制技术降低漏电功耗的快速算法

在线全文

学校读者我要写书评

暂无评论

计算机研究与发展 2006年第5期43卷 946-952页

作者：常晓涛范东睿韩银和张志敏中国科学院计算技术研究所中国科学院研究生院北京100049

随着工艺的发展,为保证电路的性能和噪声容限必须降低阈值电压,这将导致漏电流呈指数增长,漏电功耗因而将逐渐超过动态功耗占据主导地位.CMOS的堆栈效应导致电路在不同向量下的静态功耗不同,因此在电路进入睡眠状态时使用输入向量控制... 详细信息

随着工艺的发展,为保证电路的性能和噪声容限必须降低阈值电压,这将导致漏电流呈指数增长,漏电功耗因而将逐渐超过动态功耗占据主导地位.CMOS的堆栈效应导致电路在不同向量下的静态功耗不同,因此在电路进入睡眠状态时使用输入向量控制技术是一种低功耗设计的有效方法,如何快速找到一个可降低电路漏电功耗的向量就成了问题的关键.介绍了一种在给定向量集合中查找低功耗向量的快速算法——基于概率传递的标记算法,并为此开发了一个事件驱动的门级组合电路仿真器.通过对ISCAS和龙芯处理器电路的实验结果表明,该算法同传统方法比较可以提高性能3.4倍,误差率仅约0.14%.

关键词：漏电功耗输入向量控制低功耗设计门级电路仿真器

TSMC协助美商巨积公司降低下一世代产品百分之二十五的漏电功耗

在线全文

学校读者我要写书评

暂无评论

电子与封装 2010年第2期10卷 43-43页

作者：本刊通讯员

全球最大的专业集成电路制造服务公司台积电（TSMC）1月6日宣布，客户美商巨积公司（LSICorporation）使用TSMC65纳米低功耗工艺的降低功耗（PowerTrim）技术，有效减少下一世代产品的总漏电耗能达百分之二十五以上。

关键词：漏电功耗 TSMC 十五产品世代集成电路制造服务公司低功耗

在线全文

学校读者我要写书评

暂无评论

两端口高速低功耗SRAM研究及设计

两端口高速低功耗SRAM研究及设计

作者：李肇敏西安电子科技大学

学位级别：硕士

随着集成电路产业的飞速发展,SOC芯片上的处理器的性能也日新月异地提高,但是集成在SOC上的SRAM存储器发展速度明显落后于处理器的发展,其工作性能已逐渐成为制约SOC芯片发展的短板。同时随着工艺节点的缩小,SRAM存储器的漏电流问题也... 详细信息

随着集成电路产业的飞速发展,SOC芯片上的处理器的性能也日新月异地提高,但是集成在SOC上的SRAM存储器发展速度明显落后于处理器的发展,其工作性能已逐渐成为制约SOC芯片发展的短板。同时随着工艺节点的缩小,SRAM存储器的漏电流问题也日益突出,静态功耗所占比例日益变大。本文针对上述问题设计了一款容量为320x128bit的高速低功耗SRAM存储器。本文通过对比4T2R、6T和8T存储单元的读写速度、功耗以及必需外围电路的面积消耗,最终选定了面积略大但可读写分离从而不存在读破坏问题的8T存储单元作为本次设计的SRAM的基本存储单元。接下来对比了两种双端口的SRAM结构的面积开支以及工作速度后,选择了面积开销明显更小、工作速度相仿佛的一端读一端写的two port SRAM结构。基本存储单元与SRAM大体结构确定后,本文结合了SRAM的自时序机制和复制位线技术,设计了时延可调的复制位线电路结构。为了解决SRAM的漏电功耗问题,本文针对三大漏电严重的外围电路模块设计了可通过数据保持信号DH控制的门控地址译码器与时钟信号发生器和低漏电字线驱动器,以及基于晶体管级联技术的位线堆叠结构。此外,还根据本次设计的SRAM容量对其存储阵列进行了分块,进而对字线进行了分级,并设计了对应的地址译码电路和数据输出驱动电路,提高了SRAM的工作效率,节省了功耗开销。电路结构设计完成后,本文绘画完成了SRAM的整体版图,对其整体功能和时延可调的复制位线电路功能进行了仿真并成功达到预期功能,而后使用版图后提取的网表文件进行了EMIR分析,分析结果为整体EM比率达到了80%以上,达到了业界的国际标准,可以通过功耗验收,验证了本次设计的SRAM的功能正确性以及版图可实现性。本次设计的SRAM基于TSMC的7nm工艺实现,最终实现的工作电压范围为0.6～1V电压,工作频率范围为1.5～3GHz,工作温度为-40到125℃,版图面积为4887.2um。与商业软件自动生成的同容量的SRAM相比,其面积增加了15%,工作速度提高了22%,其静态功耗降低了37.3%。

关键词： 8T存储单元高速低功耗漏电功耗阵列分块

基于输入向量控制的衬底偏置技术面积优化方法

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

计算机辅助设计与图形学学报 2010年第12期22卷 2237-2241页

作者：孙朝珊黄琨骆祖莹北京师范大学信息科学与技术学院北京100875

随着集成电路工艺进入纳米时代,VLSI漏电功耗迅速增加,增加了实时功耗管理系统的面积开销.为了大幅度减小反向衬底偏置(RBB)控制管的面积,对广泛应用的RBB优化漏电流技术提出一种新方法.基于双阈值CMOS电路设计,在输入最小漏电流向量的... 详细信息

随着集成电路工艺进入纳米时代,VLSI漏电功耗迅速增加,增加了实时功耗管理系统的面积开销.为了大幅度减小反向衬底偏置(RBB)控制管的面积,对广泛应用的RBB优化漏电流技术提出一种新方法.基于双阈值CMOS电路设计,在输入最小漏电流向量的条件下,仅将反向偏置电压VRBB加到处于决定态的低阈值电压MOS管上,通过大幅度减小应用VRBB的晶体管数量来降低VRBB控制管的面积开销.在基于22 nm工艺ISCAS85基准电路上与单纯RBB方法进行比较的实验结果表明,该方法以损耗27.94%的漏电功耗优化效果为代价,降低了84.91%的面积开销.

关键词：漏电功耗衬底偏置输入向量控制

在线全文

学校读者我要写书评

暂无评论

深亚微米CMOS电路漏电流快速模拟器

计算机研究与发展 2004年第5期41卷 880-885页

作者：徐勇军陈治国骆祖莹李晓维中国科学院计算技术研究所信息网络研究室北京100080 清华大学计算机科学与技术系北京100084

随着工艺的发展 ,功耗成为大规模集成电路设计领域中一个关键性问题降低电源电压是减少电路动态功耗的一种十分有效的方法 ,但为了保证系统性能 ,必须相应地降低电路器件的阈值电压 ,而这样又将导致静态功耗呈指数形式增长 ,进入深亚... 详细信息

随着工艺的发展 ,功耗成为大规模集成电路设计领域中一个关键性问题降低电源电压是减少电路动态功耗的一种十分有效的方法 ,但为了保证系统性能 ,必须相应地降低电路器件的阈值电压 ,而这样又将导致静态功耗呈指数形式增长 ,进入深亚微米工艺后 ,漏电功耗已经能和动态功耗相抗衡 ,因此 ,漏电功耗快速模拟器和低功耗低漏电技术一样变得十分紧迫诸如HSPICE的精确模拟器可以准确估计漏电功耗 ,但仅仅适合于小规模电路首先证实了CMOS晶体管和基本逻辑门都存在堆栈效应 ,然后提出了快速模拟器的漏电模型 ,最后通过对ISCAS85& 89基准电路的实验 ,说明了在精度许可 (误差不超过 3% )的前提下 ,模拟器获得了成百倍的加速。

关键词：漏电功耗深亚微米工艺 BSIM漏电模型

在线全文

学校读者我要写书评

暂无评论

基于独占式访存调度的片上系统电源门控方法

高技术通讯 2014年第3期24卷 256-262页

作者：刘苏苏孟豪苏文中国科学院计算技术研究所北京100190 中国科学院大学北京100049 龙芯中科技术有限公司北京100190 中国石油北京油气调控中心北京100007

为减少片上系统(SoC)中访存模块的漏电功耗,在分析访存行为的基础上,提出了一种基于独占式访存调度的电源门控方法。该方法根据访存模块对延迟容忍度较高和功耗优化空间很大的特点,利用访存调度器将访存模块的请求集中于窗口中,并在窗... 详细信息

为减少片上系统(SoC)中访存模块的漏电功耗,在分析访存行为的基础上,提出了一种基于独占式访存调度的电源门控方法。该方法根据访存模块对延迟容忍度较高和功耗优化空间很大的特点,利用访存调度器将访存模块的请求集中于窗口中,并在窗口关闭时对访存模块及其访存通路使用电源门控。相对于已有方法,该方法不但增加了电源门控的可用范围,同时可更多地降低漏电功耗。实验结果表明,该方法可以在不影响访存性能的情况下减少访存模块约70%的漏电功耗。

关键词：独占式访存调度电源门控片上系统(SoC) 漏电功耗

在线全文

学校读者我要写书评

暂无评论

芯片功耗管理：权衡性能和功耗

软件 2006年第10期27卷 36-40页

作者： Frank J.Bartos 秦茗 CONTROL ENGINEERING

动态频率和电压调整、时钟门控以及“低功耗模式”是目前用以降低芯片和微控制器功耗的一些方法，更加新的方法正在完成之中。

关键词：芯片功耗管理嵌入式控制漏电功耗多内核处理器应变硅

在线全文

学校读者我要写书评

暂无评论

基于多阈值电压技术的功耗优化方法研究

基于多阈值电压技术的功耗优化方法研究

一种集成电路静态老化测试的输入矢量选取方法

第十六届计算机工程与工艺年会暨第二届微处理器技术论坛

作者：熊俊峰刘祥远郭阳国防科技大学计算机学院

随着工艺技术的进步,如何降低漏电功耗已经成为当前设计的关键。本文以一款高性能DSP芯片为背景,对多阈值电压技术降低漏电功耗的特点和方法进行了分析,并探讨了一种基于层次化设计来降低功耗的设计方案。通过采用"分块化"思想对设计进... 详细信息

随着工艺技术的进步,如何降低漏电功耗已经成为当前设计的关键。本文以一款高性能DSP芯片为背景,对多阈值电压技术降低漏电功耗的特点和方法进行了分析,并探讨了一种基于层次化设计来降低功耗的设计方案。通过采用"分块化"思想对设计进行综合优化,实验表明,本文的方法不仅满足了时序收敛的要求,也显著降低了漏电功耗。

关键词：漏电功耗综合优化多阈值电压设计

来源： cnki会议评论

在线全文

cnki会议

学校读者我要写书评

暂无评论

微电子学与计算机 2014年第6期31卷 72-76页

作者：崔小乐李红史新明程作霖北京大学深圳研究生院集成微系统科学工程与应用重点实验室深圳广东518055 中国航空工业集团公司西安飞行自动控制研究所陕西西安710065

在集成电路静态老化测试中,对被测电路持续施加特殊的固定测试矢量,使被测电路产生较大的漏电功耗,有利于其早期失效的发生,获得更好地老化效果.提出一种产生最大漏电功耗的测试矢量选取方法.在被测电路中设置合适的固定故障,通过ATPG... 详细信息

在集成电路静态老化测试中,对被测电路持续施加特殊的固定测试矢量,使被测电路产生较大的漏电功耗,有利于其早期失效的发生,获得更好地老化效果.提出一种产生最大漏电功耗的测试矢量选取方法.在被测电路中设置合适的固定故障,通过ATPG方法获取较小的备选测试矢量集合.基于门电路的故障相关输入状态,设计了一种度量指标,可用于辅助在备选测试矢量集合中搜索目标矢量.该度量指标与电路漏电功耗总体上为正相关关系,可有效降低误选测试矢量的风险.

关键词：静态老化测试矢量漏电功耗故障模型