检索结果-南通市图书馆

Profibus现场总线通信时序参数及其对通信稳定性影响的研究

在线全文

学校读者我要写书评

暂无评论

热力发电 2013年第5期42卷 38-41,49页

作者：崔逸群杨嘉蕾李哲毓颜渝坪西安热工研究院有限公司陕西西安710032 西安工业大学北方信息工程学院陕西西安710025

通过对5个Profibus现场总线通信时序参数的分析,论证了其对通信稳定性的影响。基于由1个Profibus-DP主站、4个Profibus-DP从站、3个Profibus-PA从站所构成的Profibus现场总线通信试验平台系统,对不同的参数设置进行了对比,验证了理论分... 详细信息

通过对5个Profibus现场总线通信时序参数的分析,论证了其对通信稳定性的影响。基于由1个Profibus-DP主站、4个Profibus-DP从站、3个Profibus-PA从站所构成的Profibus现场总线通信试验平台系统,对不同的参数设置进行了对比,验证了理论分析的正确性,提出了保证Profibus现场总线通信稳定性和可靠性的措施。

关键词： Profibus 现场总线通信时序参数稳定性

基于时序参数的重复数据删除索引优化技术研究

在线全文

学校读者我要写书评

暂无评论

中南民族大学学报（自然科学版） 2017年第2期36卷 133-137页

作者：周斌李波中南民族大学计算机科学学院武汉430074

针对系统中存在的索引检索效率问题,提出了一种基于时序参数的快速索引优化算法,该算法通过时间参数和序数参数获取数据块的热度值,将高热度值的数据块指纹组合成了一个高优先度的快速索引.快速索引与主索引组成了重复数据删除中的两层... 详细信息

针对系统中存在的索引检索效率问题,提出了一种基于时序参数的快速索引优化算法,该算法通过时间参数和序数参数获取数据块的热度值,将高热度值的数据块指纹组合成了一个高优先度的快速索引.快速索引与主索引组成了重复数据删除中的两层索引结构,从而提高了系统的检索性能.通过实验验证了基于时序参数的索引优化算法的优越性.

关键词：重复数据删除索引优化时序参数

SRAM IP时序参数检测电路的设计与实现

在线全文

学校读者我要写书评

暂无评论

SRAM IP时序参数检测电路的设计与实现

作者：龙先杰上海交通大学

学位级别：硕士

静态随机存储器（SRAM）是SoC中的重要模块,它的时序参数影响着整个系统的性能。然而在工艺不稳定的情况下,电子设计自动化（EDA）工具得到的时序参数往往不够准确,如何在这种情况下得到SRAM模块的精确时序参数成为了业界的一大难题。... 详细信息

静态随机存储器（SRAM）是SoC中的重要模块,它的时序参数影响着整个系统的性能。然而在工艺不稳定的情况下,电子设计自动化（EDA）工具得到的时序参数往往不够准确,如何在这种情况下得到SRAM模块的精确时序参数成为了业界的一大难题。本文提出一种自动测量SRAM时序参数的电路,可测量多个输入端口的建立时间和输出端口的访问时间,包含信号为上升信号和下降信号的两种情况。电路中使用了数字延迟链,可在片内产生特定的信号延迟,用来测量建立时间和访问时间;运用了校准技术,保证了在不同PVT条件下的准确测量;包含时钟树结构,将延迟链产生的延迟“扩展”到每一个输入端口,从而能够同时测量SRAM多个端口的建立时间;设计了信号沿反转模块,保证能测量上升和下降两种信号情况下的时序参数。电路中集成了控制模块,它能够根据输入指令自动化地完成各参数的测量,可以有效减少测试工作量。电路使用无锡上华（CSMC）130 nm工艺。在不同PVT条件下的后仿结果表明,系统具有较高的测量精度。系统的量程为0～4.8 ns,测量分辨率为9.8 ps。延迟链的相对误差约为3.8%,并随测量值的增大而减小。本文提出的测量方案具有较广泛的适用性,不但可测量SRAM的时序参数,还可应用于其他时序电路。

关键词：延迟链 SRAM 时序参数 SoC

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

自主FPGA芯片软件时序参数提取方法

电子与封装 2021年第7期21卷 53-58页

作者：胡凯虞健周洋洋王新晨武亚恒中科芯集成电路有限公司江苏无锡214072

静态时序分析是FPGA应用开发中非常重要的功能,它能验证用户设计在时序上的正确性。静态时序分析软件所需输入的时序参数直接影响分析结果的正确性。介绍了一种仿真结合实测的方法,能比较准确地提取时序参数。实验结果表明,基于自主FPG... 详细信息

静态时序分析是FPGA应用开发中非常重要的功能,它能验证用户设计在时序上的正确性。静态时序分析软件所需输入的时序参数直接影响分析结果的正确性。介绍了一种仿真结合实测的方法,能比较准确地提取时序参数。实验结果表明,基于自主FPGA芯片的软件时序参数,通过静态时序软件分析,能够比较准确地反映FPGA芯片时序,可满足国产软件时序参数自主替代的需求。

关键词：时序参数 FPGA 静态时序分析

如何有效的优化内存性能——正确认识时序参数

在线全文

学校读者我要写书评

暂无评论

电脑自做 2004年第6期 130-134页

作者：赵效民 KKK

对硬件有一定了解的人都知道内存对于一台PC的重要性,起先人们并不十分关注的内存的参数调节,直到VIA芯片给在BIOS中开始提供四路交错选项后人们才发现内存参数的设置有时会对性能有着不容忽视的影响,在很多内存的优化经验介绍文章中都... 详细信息

对硬件有一定了解的人都知道内存对于一台PC的重要性,起先人们并不十分关注的内存的参数调节,直到VIA芯片给在BIOS中开始提供四路交错选项后人们才发现内存参数的设置有时会对性能有着不容忽视的影响,在很多内存的优化经验介绍文章中都会提到内存的时序参数应该如何设置,大多数都会告诉你越小越好,可事实真的是这样吗?那些内存参数的含义你是不是都清楚呢?本文将告诉您内存的时序参数的含义和优化的方法。

关键词：内存性能优化时序参数工作流程 DDR SDRAM 时序图 PCMark04测试 865/875P芯片组

同步动态随机存储器时序参数容限测试方法研究

在线全文

学校读者我要写书评

暂无评论

信息技术与标准化 2021年第11期 43-46,61页

作者：南江孔宪伟胡海涛李进中国电子技术标准化研究院西安紫光国芯半导体有限公司

对同步动态随机存储器(SDRAM)的时序参数进行了分析,并采用Shmoo测试方法,对某国产DDR2 SDRAM的t RCD、t RAS、t RP、t RC、t CK等时序参数的容限进行了测试。通过与JEDEC标准的对比验证,证明该产品的时序参数满足JEDEC标准的要求,并得... 详细信息

对同步动态随机存储器(SDRAM)的时序参数进行了分析,并采用Shmoo测试方法,对某国产DDR2 SDRAM的t RCD、t RAS、t RP、t RC、t CK等时序参数的容限进行了测试。通过与JEDEC标准的对比验证,证明该产品的时序参数满足JEDEC标准的要求,并得到了相关参数的容限,为该类产品的质量评估和可靠应用提供了参考。

关键词： SDRAM 时序参数 Shmoo 测试 DDR2

基于SDRAM基本结构、操作及相关时序参数的研究

在线全文

学校读者我要写书评

暂无评论

中国集成电路 2010年第2期19卷 56-60页

作者：孙睿电子科技大学通信抗干扰技术国家级重点实验室成都611731

本文从SDRAM的基本结构入手,研究了SDRAM的读写等操作的详细过程和相关时序参数的取值依据。

关键词： SDRAM 结构操作时序参数

在线全文

学校读者我要写书评

暂无评论

双通道不同时序参数内存条引发花屏

电脑迷 2006年第15期 38-38页

作者：精灵

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

支持多种模式传输的I^2C控制器设计

微电子学与计算机 2010年第9期27卷 117-121页

作者：胡春媚蒋永花郭阳国防科学技术大学计算机学院湖南长沙410073

设计实现了一种支持多模式传输的I^2C主从控制器,不仅完全支持I^2C标准协议,而且在传输方向、地址呼叫、数据传输控制等多个方面进行了扩展,使用更加方便灵活.重点对设计实现中有限状态机状态设计,发送和接收的对接控制做了详细的阐述,... 详细信息

设计实现了一种支持多模式传输的I^2C主从控制器,不仅完全支持I^2C标准协议,而且在传输方向、地址呼叫、数据传输控制等多个方面进行了扩展,使用更加方便灵活.重点对设计实现中有限状态机状态设计,发送和接收的对接控制做了详细的阐述,并且对重要的时序参数在逻辑设计阶段进行了设计保证.RTL级模拟和FPGA仿真验证了功能和时序的正确性.

关键词： I^2C总线状态机发送移位器接收移位器时序参数