检索结果-南通市图书馆

作者：丁旭跃电子科技大学

学位级别：硕士

随着人类对数字信号领域研究的不断加大,数字采集系统应用的环境越来越趋于复杂。作为数字测试领域的代表,数字示波器的作用越来越大,相应的对其的要求也越来越高。总所周知,采集能力和存储能力的高低直接体现了数字示波器的性能。本文... 详细信息

随着人类对数字信号领域研究的不断加大,数字采集系统应用的环境越来越趋于复杂。作为数字测试领域的代表,数字示波器的作用越来越大,相应的对其的要求也越来越高。总所周知,采集能力和存储能力的高低直接体现了数字示波器的性能。本文围绕这两个关键指标展开分析讨论,通过对一款数字存储示波器的设计开发过程,来说明单通道最大2GSPS实时采样率和深存储功能的实现。根据设计任务和指标要求,以及对以往ADC+FPGA+DSP为核心的数字采集系统的理解,本文采用了以双核ADC为采集核心、DDR2SDRAM为存储核心的新一代数字示波器构架,通过ADC采样拼合技术提高示波器的采样率,又依据DDR2两倍于DDR的数据吞吐速率增强示波器的存储能力。围绕这两个核心,本文展开了如下讨论： (1)结合时间交替采样技术,通过搭建ADC+FPGA的采集平台,完成对单通道2GSPS采样率的设计;(2)搭建FPGA+DDR2SDRAM的存储平台,通过对高速数据缓存模块和MCB模块的设计,完成DDR2SDRAM与深存储技术的分析与实现;(3)结合信号完整性分析,围绕电路板的设计时的一系列问题,通过HyperLynx仿真软件分析原因,提出优化方案,最终完成本数字示波器PCB的设计;(4)在ISE和VisualDSP++仿真环境下,对系统的采集、存储模块进行了测试,并对测试结果进行了分析。经过测试分析,本设计成功实现了2GSPS实时采样率和深存储功能,达到了预期的指标。

关键词： 2GSPS 实时采样率深存储 DDR2 信号完整性

来源：