检索结果-南通市图书馆

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

面向嵌入式应用的内存管理单元设计

浙江大学学报（工学版） 2007年第7期41卷 1078-1082,1087页

作者：刘坤杰游海亮严晓浪葛海通浙江大学超大规模集成电路设计研究所浙江杭州310027

提出了一种面向嵌入式应用的内存管理单元(MMU)的全综合设计结构,其地址转译缓存(TLB)采用多级结构,包括第一级分离的组相联微指令μITLB和微数据μDTLB及第二级统一的全相联JTLB.第一级μITLB和μDTLB表项少且组相联,查询速度快;第二级... 详细信息

提出了一种面向嵌入式应用的内存管理单元(MMU)的全综合设计结构,其地址转译缓存(TLB)采用多级结构,包括第一级分离的组相联微指令μITLB和微数据μDTLB及第二级统一的全相联JTLB.第一级μITLB和μDTLB表项少且组相联,查询速度快;第二级JTLB可采用多周期查询方式,易于高速综合实现.选取Mibench测试基准集中的部分典型应用,通过嵌入式片上系统(SoC)设计样例,验证了该MMU结构的应用适应性.SoC设计实验结果表明,多级TLB结构MMU的系统性能与单级全相联结构最大仅相差3.8%.将设计的MMU集成在自主开发的高端32-bit嵌入式芯核CK520中,在0.18μm 6层金属工艺最差工作条件下,处理器的时钟频率达到230MHz以上,面积仅增加了7.6%.

关键词：内存管理单元转译缓存片上系统

在线全文

学校读者我要写书评

暂无评论

MIPS内存管理单元的设计与实现

计算机工程 2010年第21期36卷 270-271,274页

作者：卢仕听尤凯迪韩军曾晓洋复旦大学专用集成电路与系统国家重点实验室上海201203

设计MIPS324kc处理器内存管理单元(MMU),该模块对处理器地址进行合法性检查,并按照不同的地址空间对虚拟地址进行静态或动态映射。在硬件上采用三级流水线方式实现JTLB,并为处理器指令端口和数据端口设计相应的快表以提高TLB的查询速度... 详细信息

设计MIPS324kc处理器内存管理单元(MMU),该模块对处理器地址进行合法性检查,并按照不同的地址空间对虚拟地址进行静态或动态映射。在硬件上采用三级流水线方式实现JTLB,并为处理器指令端口和数据端口设计相应的快表以提高TLB的查询速度。MMU与总线接口模块的时序采用简化的AMBA协议,与处理器进行联合调试并运行Linux操作系统,同时在功能上通过FPGA验证。该模块经过DC综合后,面积约为32K等效逻辑门。

关键词：内存管理单元地址转换后备表 MIPS处理器

32位MIPS微处理器内存管理单元的设计和验证

在线全文

学校读者我要写书评

暂无评论

32位MIPS微处理器内存管理单元的设计和验证

作者：邓子君西安电子科技大学

学位级别：硕士

中央处理器（CPU）的设计和制造技术是计算机产业乃至信息技术产业发展的基础,CPU相关的设计研发有着重大的学术意义和现实意义。而内存管理是现代CPU设计的核心技术,是决定CPU运行效率的关键因素。为了进一步提高嵌入式处理器的性... 详细信息

中央处理器（CPU）的设计和制造技术是计算机产业乃至信息技术产业发展的基础,CPU相关的设计研发有着重大的学术意义和现实意义。而内存管理是现代CPU设计的核心技术,是决定CPU运行效率的关键因素。为了进一步提高嵌入式处理器的性能,本文在对MIPS微处理器体系结构和内存管理单元结构进行分析的基础上,创新性地提出了层次型的数据指令一体化的地址转换后备缓冲器的地址映射设计方案。运用该方案,并且配合本设计中特别设计的直底向上的层次型页表项和地址空间标识符保护机制实现了平均2个时钟周期就完成一次虚拟地址向物理地址的转换过程,大幅度提高地址映射的效率和减少地址映射的时间,并且减少了硬件的开销,从而提高了处理器的性能。本文的主要工作内容如下: （1）对嵌入式处理器的系统结构进行分析,得出了嵌入式处理器采用虚拟存储技术能大大提高处理器性能的结论,并且进一步分析了虚拟存储技术的设计要求;（2）对基于32位MIPS微处理器的内存管理单元的设计进行深入分析,讨论了内存管理单元中页表组织,地址转换后备缓冲器和地址空间的保护机制等问题的设计方案,得出了采用直底向上的层次型页表项设计、层次型的数据指令一体化地址转换后备缓冲器和地址空间标识符保护机制等一系列能与32位MIPS微处理器架构相匹配的内存管理单元的设计方案;（3）以Alter的QuartusⅡ5.1作为设计平台,并采用Verilog硬件描述语言对内存管理单元进行设计描述,完成了内存管理单元的逻辑设计工作,并对本方案的这个设计过程和设计细节做了详细的说明和讨论;（4）以Alter的StratixⅡE P2S130F1024C5FPGA作为目标芯片对所完成的逻辑设计进行逻辑综合与布局布线,并使用Modelsim对设计模块进行了时序仿真。结果表明MMU的设计采用了直底向上的层次型页表项设计和层次型的数据指令一体化TLB来进行地址映射,大大提高了地址映射的效率,而且降低了硬件开销,从而大大提高了处理器的性能。

关键词： MIPS处理器虚拟内存管理内存管理单元地址转换后备缓冲器

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

内存管理单元的原理及电路设计

电子工程师 2003年第12期29卷 60-63页

作者：夏晓林正浩陆丽达同济大学电路与系统专业上海200092

基于翻译后援缓冲器(TLB)的内存管理单元(MMU),主要完成虚拟地址到物理地址的转换、内存保护、在不同操作模式下的内存管理等功能。文中重点讲述了MMU的功能、组织和接口,以及其中主要组成部分电路结构。

关键词：翻译后援缓冲器内存管理单元全定制数据通道微处理器

在线全文

学校读者我要写书评

暂无评论

嵌入式处理器内存管理单元的设计和验证

嵌入式处理器内存管理单元的设计和验证

作者：游海量浙江大学

学位级别：硕士

随着体系结构的不断发展和多任务嵌入式系统的开发,嵌入式处理器需要提供虚拟内存管理的支持,虚拟内存管理是通过内存管理单元硬件实现在系统运行时的地址转换和地址空间保护。嵌入式处理器和通用处理器在内存管理单元的性能评估方面是... 详细信息

随着体系结构的不断发展和多任务嵌入式系统的开发,嵌入式处理器需要提供虚拟内存管理的支持,虚拟内存管理是通过内存管理单元硬件实现在系统运行时的地址转换和地址空间保护。嵌入式处理器和通用处理器在内存管理单元的性能评估方面是有很大差别的。首先,嵌入式处理器经常运用在实时系统中,硬件设计者比较关心系统在最差情况下的系统性能。另外,功耗问题也是设计高性能嵌入式处理器需要考虑的重要因素。本文提出了一种设计CK·CORE内存管理单元的新的方法,CK·CORE是由杭州中天微系统有限公司和浙江大学合作开发的32位高性能嵌入式处理器。内存管理单元采用两级地址转换后备缓冲器结构,分别称为Micro TLB和Joint TLB。Micro TLB和一般的TLB相比,它的结构比较简单,而且它的地址转换逻辑经过了优化。由于地址转换过程很快,所以不需要在处理器流水线增加一级地址转换过程。为了降低未命中率和功耗,Joint TLB的48个全相联的表项被分为6组,采用了分步访问的策略,有限状态机在Micro TLB未命中时根据最近未使用算法替换Micro TLB的某一个表项。在Joint TLB未命中时,采用了软件管理的机制来负责TLB的填充,这样不但可以提高页表结构的灵活性,而且也降低了硬件的成本。本文还介绍了内存管理单元的验证方法和验证流程,通过在验证的不同阶段使用静态测试和动态测试的手段,不但可以帮助设计者及时发现硬件设计的问题,而且也提高了测试代码的覆盖率,从而保证了设计的质量。

关键词：嵌入式处理器虚拟存储内存管理单元地址转换后备缓冲器

基于ARM9的高速缓存和内存管理单元的电路设计与实现

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于ARM9的高速缓存和内存管理单元的电路设计与实现

作者：张巍电子科技大学

学位级别：硕士

微处理器（Micro Processor）设计的难题之一在于其有限的片内存储器资源不能满足日益增大的用户程序的需求。通常，设计者会采用大容量的片外存储器来解决上述问题。但是，微处理器的高速工作频率与片外存储器的低速读取速度不在一个... 详细信息

微处理器（Micro Processor）设计的难题之一在于其有限的片内存储器资源不能满足日益增大的用户程序的需求。通常，设计者会采用大容量的片外存储器来解决上述问题。但是，微处理器的高速工作频率与片外存储器的低速读取速度不在一个数量级上，这在很大程度上会限制微处理器的性能和效率。在现代微处理器中，多层次存储体系成为了缩小存储器间距（Memory Gap）的有效方案，即在微处理器和主存储器之间插入一级或多级高速缓存（Cache），以减少微处理器对低速存储器的访问次数。因此，设计一款高性能的高速缓存对于提高微处理器的性能及效率至关重要。随着嵌入式产品的不断发展，人们对嵌入式设备的要求也越来越高。在现代微处理器中，运行的不仅仅是单个应用程序，往往还需要运行一些复杂的嵌入式操作系统（Embedded Operation System），如Linux、Windows CE、Android等。这些多任务的操作系统在执行进程切换时以及各进程间地址空间保护上，需要内存管理单元（MMU）的支持。由此可见，内存管理单元也是现代微处理器设计的核心技术之一。本文正是针对上述问题，以ARM9软核为主要的研究对象，设计了与该内核相匹配的高速缓存和内存管理单元。本文首先从高速缓存和内存管理单元的体系结构、工作原理、涉及的算法和设计要素等方面入手，深入地分析了各项参数对设计的影响;在充分考虑了产品的使用环境、面积和功耗等因素之后，确定出了高速缓存和内存管理单元的各项参数和电路结构，并制定设计方案。接着，根据设计方案，本文采用自顶向下的设计方法，用较长的篇幅详细地介绍了电路设计的过程。最后，分别对设计进行了模块仿真、软硬件协同仿真、综合和静态时序分析以及原型验证，并对设计的性能进行了分析。实验结果表明，本文设计的高速缓存和内存管理单元功能完全正确，在基准测试程序下的命中率达97.81%，加入了高速缓存和内存管理单元之后，存储器的性能提升为2.11倍。

关键词：微处理器 ARM9 高速缓存内存管理单元

关于CKCORE嵌入式内存管理单元的研究与解析

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

电子测试 2014年第6期25卷 52-54页

作者：党倩杨婷陕西职业技术学院 710100 超大规模集成电路设计研究所 310027

本文介绍了内存管理单元以及旁路转换单元的原理,主要从TLB工作原理、组织结构、替换策略三个方面描述。并在此基础上详细介绍了CKCORE系列处理器CK510内存管理单元,重点给出了CK510的内存管理单元软件模型以及与其紧密配合的协处理器... 详细信息

本文介绍了内存管理单元以及旁路转换单元的原理,主要从TLB工作原理、组织结构、替换策略三个方面描述。并在此基础上详细介绍了CKCORE系列处理器CK510内存管理单元,重点给出了CK510的内存管理单元软件模型以及与其紧密配合的协处理器单元相应的寄存器详细分解。

关键词： CKCORE 嵌入式内存管理单元

无需内存管理单元的微控制器动态程序管理方法

在线全文

学校读者我要写书评

暂无评论

单片机与嵌入式系统应用 2018年第5期18卷 19-22页

作者：唐思超赛诺微医疗科技(浙江)有限公司北京分公司北京100012

嵌入式软件设计的挑战之一是为处理器提供独立的应用程序加载、更新及删除等功能而无需内存管理单元支持。实现上述功能有助于提升系统易用性和便携性,可节省应用程序集成和重新编译的工作量,支持分发二进制文件到其它设备。本文讨论了... 详细信息

嵌入式软件设计的挑战之一是为处理器提供独立的应用程序加载、更新及删除等功能而无需内存管理单元支持。实现上述功能有助于提升系统易用性和便携性,可节省应用程序集成和重新编译的工作量,支持分发二进制文件到其它设备。本文讨论了解决这一挑战的几种观点,并基于位置无关技术为Cortex-M内核提供了一种动态程序管理方法。

关键词：内存管理单元动态程序管理位置无关代码 ARM Cortex-M

在线全文

学校读者我要写书评

暂无评论

全系统模拟中内存管理单元的模拟实现

微计算机信息 2009年第26期25卷 37-39页

作者：肖晖龙翔高小鹏北京航空航天大学计算机学院北京100083

内存管理单元是体系结构中少数与操作系统进行直接交互的接口之一,其模拟模型的执行效率和扩展能力在全系统模拟环境中尤为重要。本文介绍了SimSoc全系统模拟框架中内存管理单元的设计思路和基本实现,基于SystemC事务级建模技术设计并... 详细信息

内存管理单元是体系结构中少数与操作系统进行直接交互的接口之一,其模拟模型的执行效率和扩展能力在全系统模拟环境中尤为重要。本文介绍了SimSoc全系统模拟框架中内存管理单元的设计思路和基本实现,基于SystemC事务级建模技术设计并实现了灵活的内存管理单元模拟框架,同时通过引入不同的优化策略实现了高效的访存模拟。

关键词：全系统模拟内存管理单元事务级建模 SystemC