检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

基于FPGA的三角形光栅化模块

计算机工程 2008年第22期34卷 242-244页

作者：黄锐付宇卓赵峰上海交通大学微电子学院上海200240

针对如何使用硬件实现三角形光栅化,提高三角形光栅化速度,提出一种集裁减与填充于一体的三角形光栅化算法。在算法中扫描与采样算法相互独立,可以根据不同应用替换相应的采样算法。使用基于Xilinx Virtex 2P XC2VP30的FPGA平台的硬件... 详细信息

针对如何使用硬件实现三角形光栅化,提高三角形光栅化速度,提出一种集裁减与填充于一体的三角形光栅化算法。在算法中扫描与采样算法相互独立,可以根据不同应用替换相应的采样算法。使用基于Xilinx Virtex 2P XC2VP30的FPGA平台的硬件方法实现了该算法。实验结果表明,在FPGA板上实际运行时,约2 500 ns就可以光栅化一个边长为5像素的等边三角形。

关键词：光栅化图形学 FPGA板

在线全文

学校读者我要写书评

暂无评论

TBR架构GPU中三角形高效光栅化

中国图象图形学报 2015年第4期20卷 527-532页

作者：符鹤谢永芳中南大学信息科学与工程学院长沙410083

目的在基于分块渲染(TBR)架构的GPU中,三角形光栅化的速度对芯片的性能影响很大,采用传统的光栅化方法会产生大量多余的像素,无法发挥TBR架构的优势。方法提出了一种该架构下的高效三角形光栅化算法,该算法充分利用了分块渲染的特点,通... 详细信息

目的在基于分块渲染(TBR)架构的GPU中,三角形光栅化的速度对芯片的性能影响很大,采用传统的光栅化方法会产生大量多余的像素,无法发挥TBR架构的优势。方法提出了一种该架构下的高效三角形光栅化算法,该算法充分利用了分块渲染的特点,通过预处理计算出三角形在每一个块内的绘制参数,得出三角形与块边界的位置关系,并将其随三角形的分块信息一起写入存储器,在光栅化阶段采用了Bresenham算法,利用生成的三角形边得到在每一个块内的扫描水平线,进而生成水平线上的每一个像素。结果经过理论分析,该算法的光栅化效率可以达到83%以上,甚至接近100%,在FPGA原型验证系统上对该算法进行了功能和性能的验证。结论提出的三角形光栅化算法,能够适应TBR的架构,实际测试像素填充率与频率高一倍的ATI M9相当,因此该算法能够达到较高的光栅化效率。

关键词：三角形光栅化分块渲染原型验证

在线全文

学校读者我要写书评

暂无评论

基于扫描线填充的三角形图元双向光栅化技术

小型微型计算机系统 2015年第6期36卷 1398-1402页

作者：田泽刘天江张骏许宏杰黎小玉中国航空工业西安航空计算技术研究所西安710068

光栅化是图形处理器3D引擎流水线的关键阶段,实现了从连续方式描述的图形到离散的像素点间的转换,如何提高光栅化效率是图形处理器设计的关键技术之一.本文分析了基于Bresenham算法的线填充算法,提出一种基于扫描线填充算法的三角形图... 详细信息

光栅化是图形处理器3D引擎流水线的关键阶段,实现了从连续方式描述的图形到离散的像素点间的转换,如何提高光栅化效率是图形处理器设计的关键技术之一.本文分析了基于Bresenham算法的线填充算法,提出一种基于扫描线填充算法的三角形图元双向光栅化技术,称为BSF,实现了同时从两个方向对三角形图元进行光栅化,将三角形光栅化效率提升约39.02%,代价是增加了光栅化单元的规模和复杂度.基于BSF设计了光栅化单元,并采用Xilinx的ISE工具进行综合,在Xilinx Vertex6 XC6VLX760 FPGA上进行原型验证,电路工作频率可以达到202M Hz,测试结果表明可以正确快速的实现光栅化功能.在SMIC 65nm CMOS工艺下,采用Synopsys Design-Compiler对光栅化单元进行综合,电路工作频率达到330MHz,满足设计需求.

关键词：图形处理器光栅化扫描线 Bresenham

基于图元光栅化触发的高效GPU深度数据预取

在线全文

学校读者我要写书评

暂无评论

高技术通讯 2022年第11期32卷 1126-1133页

作者：田泽张骏许宏杰西安翔腾微电子科技有限公司西安710068 航空工业西安航空计算技术研究所西安710068 集成电路与微系统设计航空科技重点实验室西安710068

数据预取技术已经广泛应用在各类中央处理器(CPU)设计领域,取得了很好的效果。而图形处理器(GPU)对存储带宽的需求更为巨大,与图形渲染流水线和图形算法直接相关,且数据访问模式与通用CPU有显著差异,需要更有针对性的有效数据预取机制... 详细信息

数据预取技术已经广泛应用在各类中央处理器(CPU)设计领域,取得了很好的效果。而图形处理器(GPU)对存储带宽的需求更为巨大,与图形渲染流水线和图形算法直接相关,且数据访问模式与通用CPU有显著差异,需要更有针对性的有效数据预取机制。针对GPU深度测试关键功能,本文提出一种图元光栅化触发的高效深度数据预取机制——DPRT,通过图元光栅化过程中实时扫描到的片段块地址来触发Z缓存(Z Cache)的深度数据预取,同时为了适应不同实现中流水线处理延迟,为Z Cache数据块增加访问一次标志(OTT),保证深度数据预取有效性。实验结果表明,DPRT使深度测试时Z Cache访问命中率平均提升9.51%,深度测试延迟平均降低40.43%。

关键词：图形处理器(GPU) 光栅化扫描深度测试

在线全文

学校读者我要写书评

暂无评论

点光栅化及反走样算法的研究与实现

河南科技大学学报（自然科学版） 2014年第4期35卷 43-48,7页

作者：王媛媛韩俊刚蒋林张娜西安邮电大学电子工程学院陕西西安710061 西安邮电大学计算机学院陕西西安710061 西安邮电大学研究生部陕西西安710061

图形处理器流水线中经典的点生成算法和点反走样算法便于实现,但采样点测试的计算量大并且存在冗余测试,为此提出了多采样扫描转换算法。该算法将多采样集中在边界片元,同时,利用点区别于其他图元的对称特性,减少了采样点的冗余测试,提... 详细信息

图形处理器流水线中经典的点生成算法和点反走样算法便于实现,但采样点测试的计算量大并且存在冗余测试,为此提出了多采样扫描转换算法。该算法将多采样集中在边界片元,同时,利用点区别于其他图元的对称特性,减少了采样点的冗余测试,提高了多采样时扫描转换的性能。试验结果表明:文中算法在较小代价下达到了同样的反走样性能。

关键词：点图元光栅化反走样图形处理器

一种易于硬件实现的嵌入式GPU三角形光栅化算法

在线全文

学校读者我要写书评

暂无评论

微电子学与计算机 2018年第9期35卷 26-31页

作者：刘青楠曾泽仓杜慧敏丁家隆西安邮电大学电子工程学院陕西西安710121

在嵌入式GPU中,三角形光栅化的性能是决定图形处理器性能的一个重要因素.传统的三角形光栅化算法需要处理大量的无关像素,会降低GPU的处理速度.本文针对采用瓦片渲染的嵌入式GPU,提出一种基于瓦片的递归的三角形光栅化算法,三角形光栅... 详细信息

在嵌入式GPU中,三角形光栅化的性能是决定图形处理器性能的一个重要因素.传统的三角形光栅化算法需要处理大量的无关像素,会降低GPU的处理速度.本文针对采用瓦片渲染的嵌入式GPU,提出一种基于瓦片的递归的三角形光栅化算法,三角形光栅化会引起图形的几何走样,本文利用超级采样中的反走样算法,只用加法和移位实现了RGSS反走样算法.用C++语言实现了所提出的三角形光栅化及反走样算法.并在Xilinx zc706开发板上对算法进行了验证.结果表明,光栅化算法可完成对任意三角形的渲染,RGSS反走样算法处理后的三角形抗锯齿效果明显,该算法易于硬件实现,适用于采用瓦片渲染的嵌入式GPU中.

关键词：光栅化边函数瓦片像素反走样

在线全文

学校读者我要写书评

暂无评论

PCB打印机矢量图形光栅化技术研究

PCB打印机矢量图形光栅化技术研究

作者：王印签重庆理工大学

学位级别：硕士

随着印制电路板产量增加和制作要求的提高，为满足高效率、低能耗、低污染的可持续发展要求，PCB喷墨打印技术将成为PCB印刷制作的新趋势。PCB喷墨打印技术是将传统的喷墨印刷技术与PCB生产相结合，采用了更高的制作精度，通过喷印的方... 详细信息

随着印制电路板产量增加和制作要求的提高，为满足高效率、低能耗、低污染的可持续发展要求，PCB喷墨打印技术将成为PCB印刷制作的新趋势。PCB喷墨打印技术是将传统的喷墨印刷技术与PCB生产相结合，采用了更高的制作精度，通过喷印的方式直接在基板上形成丝印的字符和导电线路，形成高效能的绿色生产模式，在国内迫切需要得到广泛应用。该文以Gerber文件的解析作为出发点，提出了一整套Gerber文件的解析方案，形成了一项PCB打印机矢量图形光栅化技术。在Gerber文件解析部分，分析了Gerber文件的语法标准和结构规范，采用了正则表达式的分析方法，完成了对Gerber文件的解析，并采用合理的数据结构对解析结果进行存储，确保了解析方案的通用性。在Gerber矢量图形光栅化部分，主要包括三个方面的研究：针对Gerber文件的各种图元，设计特定的光栅化算法，极大的简化了光栅化过程中的冗余操作;针对适合软件实现的有序边表填充算法，结合Gerber文件填充信息的数据特点，提出了基于阈值的自适应填充算法，在满足PCB制作精度需求的同时，极大的缩短了Gerber文件光栅化的时间;推广了有序边表填充算法的适用范围，将原来只能处理直线边的有序边表填充算法拓展到可以处理直线边和圆弧边，提高了算法的实用性。基于Gerber文件的解析方案和光栅化技术，该文设计了PCB打印机矢量图形光栅化系统，包括Gerber文件解析、Gerber文件光栅化和图像预览三个模块，并完成了程序的开发工作;分析了PCB打印机矢量图形光栅化系统的性能，并就Gerber文件光栅化的效果和速度两个方面与CAM350进行对比分析,本系统效果良好。目前，开发完成的PCB打印机矢量图形光栅化系统作为“PCB工业数码喷印系统”的一个模块正在测试推广中。

关键词： Gerber文件光栅化矢量图形印制电路板

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

嵌入式GPU中图元光栅化的设计与实现

嵌入式GPU中图元光栅化的设计与实现

作者：王志方湖南大学

学位级别：硕士

随着计算机图形学的发展以及硬件工艺水平的提高,图形处理器广泛应用于移动设备、航空电子设备、医疗设备等多种嵌入式设备中,图元光栅化是图形处理器的重要组成部分。论文针对嵌入式应用高像素生成速度和低功耗的要求,在固定流水线的... 详细信息

随着计算机图形学的发展以及硬件工艺水平的提高,图形处理器广泛应用于移动设备、航空电子设备、医疗设备等多种嵌入式设备中,图元光栅化是图形处理器的重要组成部分。论文针对嵌入式应用高像素生成速度和低功耗的要求,在固定流水线的嵌入式图形处理器中,采用Verilog HDL实现了基于分块渲染架构的图元光栅化模块。整个模块根据功能划分为前端和后端两个部分,前端主要由6个部分构成,其中图元数据读取采用状态机跳转接收光栅化的数据,三角形水平线生成采用Bresenham算法计算三角形水平线的端点,反走样线段扫描线生成采用浮点运算计算扫描线范围,图元属性预计算采用平面像素插值算法计算插值增量,点水平线生成直接输出点水平线的端点,图元水平线数据存储根据水平线有效信号存储水平线端点数据：后端主要由6个部分构成,三角形像素坐标生成及属性计算采用循环遍历和浮点运算计算三角形水平线的像素属性,反走样线段像素坐标生成采用循环遍历和区域加权反走样算法计算反走样线段的像素坐标及加权值,锯齿线段像素坐标生成采用Bresenham算法和线段扩展计算锯齿线段像素坐标,线段属性计算采用浮点运算计算线段的像素属性,点像素生成采用循环遍历产生点水平线的像素坐标,数据输出处理采用浮点运算处理像素的输出属性。最后,采用Modelsim对浮点运算器进行功能仿真,结果表明运算器能正确计算。采用NC-Verilog对每种图元的光栅化过程进行功能仿真,结果显示每一种图元的像素生成速度均为1 pixel/T,达到设计指标。将图元光栅化生成的图像与OpenGL生成的做对比,结果显示图元光栅化能够正常绘制图像。在GF 65 nm的CMOS工艺下,采用Design Compiler对整个图元光栅化模块进行布局布线前的逻辑综合,模块的工作频率为553 MHz,逻辑单元的总功耗为162 mW以及总面积为2350432 μm,均达到设计指标。

关键词：嵌入式图形处理器分块渲染光栅化 OpenGL

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于Tile的三角形光栅化算法研究与实现

基于Tile的三角形光栅化算法研究与实现

作者：刘钊西安电子科技大学

学位级别：硕士

当今图形处理器在嵌入式设备上的应用非常普遍。随着人们对可移动设备的图像显示质量的完美追求,对于应用在嵌入式设备上的图形处理系统也提出了越来越大的挑战。嵌入式设备上的GPU主要经过了三个发展阶段,从固定管线的图形绘制、顶点... 详细信息

当今图形处理器在嵌入式设备上的应用非常普遍。随着人们对可移动设备的图像显示质量的完美追求,对于应用在嵌入式设备上的图形处理系统也提出了越来越大的挑战。嵌入式设备上的GPU主要经过了三个发展阶段,从固定管线的图形绘制、顶点与像素可编程着色管线的图形绘制,到最后的统一着色管线的图形绘制。在其中的任何一种图形绘制管线下,光栅化始终是图形处理的关键部分。光栅化简单来说就是把携带几何信息的基本图元经过扫描转换、属性插值以及像素处理等操作后对应到屏幕上的一个个像素片段的过程。作为图形绘制中的一个重要阶段,光栅化绘制速度的快慢直接决定着图形绘制的整体性能。对于图形加速性能日益增高的的需求,如何对光栅化算法进行优化来有效的提高GPU的图形加速性能,成为亟需研究和解决的问题。论文以三角形的光栅化过程为研究对象,从三角形光栅化算法入手,在对比分析各种算法优缺点的基础上,重点对基于Tile的三角形光栅化算法进行深入研究。针对三角形光栅化的扫描方式、属性插值以及抗锯齿等关键问题进行算法优化,加速了系统的图形处理能力,提升了三角形光栅化的效率,也使得光栅化后的图像更加真实,并采用硬件描述语言完成了算法的硬件设计,搭建了验证平台完成仿真验证。论文的主要工作包括:首先,提出了一种基于Tile的层次化扫描并行处理算法。在基于Zigzag的块扫描算法的基础上,针对该种扫描过程中存在的问题,同时结合了并行化处理的思想,对该算法进行了相应的改进。在沿着给定扫描路径扫描像素块的过程中,对图元所覆盖到的全部像素块进行判断区分,可以分成处于三角形边界的边界像素块和完全处于三角形内的内部像素块,仅对处于三角形边界的像素块进行进一步的扫描判断,提升了扫描转换效率。其次,改进了三角形抗锯齿算法。在达到同样抗锯齿性能的前提下,针对已有多采样抗锯齿算法中计算量大、硬件实现占用资源高的问题给出优化措施:基于亚像素间相对位置固定,提出通过增量值迭代得出亚像素的边函数值,并在硬件实现时采用16路并行的加法器进行运算。优化算法计算量小、硬件资源占用低、绘图效率高,对于大小相同的三角形,采用已有多采样抗锯齿算法绘制时消耗9806 clocks,用本文改进的抗锯齿算法绘制时消耗3802 clocks,运算时间节省了6004 clocks,绘图效率约是已有多采样算法的2.6倍。最后,建立了三角形光栅化高并行度和流水线式处理的硬件架构,采用多级流水线和并行化的架构设计有效的加快了图形绘制的像素通过率。搭建了验证平台,并对本文所设计的三角形光栅化单元进行了仿真,验证了模块功能和算法的正确性,最终三角形光栅化的处理速度得到了很大的提升:对于绘制同样大小的三角形,采用传统的线扫描算法需要52.97 us,用本文所改进算法需要19.85 us,扫描时间节约了约33us,绘制效率提升了62%。

关键词：嵌入式GPU 光栅化扫描转换像素块抗锯齿