检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

低密度奇偶检验码的翻转扩张译码算法

清华大学学报（自然科学版） 2008年第7期48卷 1140-1142,1146页

作者：裴玉奎殷柳国陆建华清华大学电子工程系北京100084

为了降低低密度奇偶检验码的误码平底,提出一种基于陷阱集状态检测的两级置信度传播译码算法。该算法分2步进行,首先,按照标准的置信度传播算法进行迭代,直到检测到陷阱集状态的出现;然后,尝试对可能出现错误的比特的初始值进行翻转扩... 详细信息

为了降低低密度奇偶检验码的误码平底,提出一种基于陷阱集状态检测的两级置信度传播译码算法。该算法分2步进行,首先,按照标准的置信度传播算法进行迭代,直到检测到陷阱集状态的出现;然后,尝试对可能出现错误的比特的初始值进行翻转扩张继续进行迭代,直到译码成功或达到最大尝试次数。仿真结果表明:该算法大大降低了误码平底区域迭代译码所需的最大迭代次数,同时在进行很少次的尝试后,低密度奇偶检验码的误码平底可以降低近2个数量级。

关键词：信道编码理论低密度奇偶检验码误码平底置信度传播

同方期刊数据库

基于FPGA的NAND Flash测试系统纠错单元的设计与应用

在线全文

学校读者我要写书评

暂无评论

基于FPGA的NAND Flash测试系统纠错单元的设计与应用

作者：胡佳武汉工程大学

学位级别：硕士

目前,具备非易失性、低能耗和高速数据存储等优势的NAND Flash已广泛应用于各种便携式电子产品和各类型数字设备领域。随着对NAND Flash存储容量以及成本的优化,大容量的3D MLC结构NAND Flash在数据可靠性方面面临着严峻挑战。为了减轻N... 详细信息

目前,具备非易失性、低能耗和高速数据存储等优势的NAND Flash已广泛应用于各种便携式电子产品和各类型数字设备领域。随着对NAND Flash存储容量以及成本的优化,大容量的3D MLC结构NAND Flash在数据可靠性方面面临着严峻挑战。为了减轻NAND Flash结构和技术引起的可靠性问题,纠错性能良好的LDPC码目前取代了BCH码、汉明码,成为了闪存数据存储方面的主流编解码方案。与此同时,针对闪存数据可靠性方面的测试显得尤为重要。目前ATE中通过硬件集成LDPC ECC模块对数据进行纠错,以提高测试的准确性和效率,并能更好地保障测试的质量和稳定性。然而,面对3D MLC NAND Flash批量测试中庞大的测试数据量、重复性读写遍历以及在LDPC算法读取机制下导致测试系统读取延迟增加等方面的问题,如何减轻数据可靠性测试的时间消耗问题是当前闪存测试的一大重要研究方向。目前闪存测试中对LDPC算法的研究主要从ECC硬件实现角度进加速以及资源优化,本文从算法译码延迟和数据刷新延迟两个方面来提升闪存测试的读取性能,并通过FPGA硬件平台进行LDPC纠错单元的设计,通过实际闪存测试结果验证算法的可行性和有效性。(1)针对不同保留时间和擦除次数下导致的LDPC译码延迟问题,本文提出了一种不同错误类型情况下的LDPC感知电压施加方案。该方案首先对闪存中保存时间及单元间干扰等问题引起的电压偏移及交叠问题进行均衡化,减缓后续LDPC译码过程复杂的问题。再根据闪存不同错误类型程度施加相应感应电压,以减少感应和传输的延迟,仿真结果表明对NAND Flash低页和高页读取延时分别降低了27.8%和23%。(2)针对闪存频繁刷新引起的闪存性能和寿命的降低,本文改进了一种重映射刷新技术(RLR),通过重映射增强的ECC奇偶校验位,以降低刷新成本,并且在Delaunay双重聚类热数据识别的基础上,通过该重映射刷新方案,针对精确数据和近似数据采取不同的刷新策略,仿真结果表明读取延迟降低了30.8%。(3)本文采用所提出的基于错误类型的LDPC多电压感知方法,在FPGA硬件平台进行NAND Flash纠错单元的设计,闪存测试结果也验证了该算法的可行性和有效性。

关键词：闪存测试低密度奇偶检验码闪存刷新读取延迟

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

陆地移动卫星信道中的LDPC码分析与优化

西安电子科技大学学报 2018年第3期45卷 52-57页

作者：戴精科林开亮火箭军工程大学信息工程系陕西西安710025 西北农林科技大学理学院陕西西安712100

针对移动环境中信号易受到信道衰落影响的问题,将低密度奇偶检验码应用于经历阴影-赖斯衰落的陆地移动卫星信道,证明了信道对称条件,给出了译码稳定性条件,推导了香农容量限;基于密度进化理论获得译码门限,并结合差分进化算法对不规则... 详细信息

针对移动环境中信号易受到信道衰落影响的问题,将低密度奇偶检验码应用于经历阴影-赖斯衰落的陆地移动卫星信道,证明了信道对称条件,给出了译码稳定性条件,推导了香农容量限;基于密度进化理论获得译码门限,并结合差分进化算法对不规则码的度分布进行了优化.仿真结果表明,译码门限能够很好地预测码字性能,且优化的不规则码门限距离香农限仅有0.1dB;在相同码长条件下,优化码的误码性能优于规则码和新一代数字卫星广播标准使用的码字,适合陆地移动卫星信道传输.

关键词：低密度奇偶检验码阴影莱斯信遒密度进化译码门限优化

基于CMMB标准的LDPC码动态译码算法研究

在线全文

学校读者我要写书评

暂无评论

电路与系统学报 2010年第3期15卷 59-62页

作者：姜小波吴升华南理工大学电子与信息学院广东广州510640

针对低密度奇偶校验码(LDPC)的置信传播算法(BP)、分层算法(LBP)在迭代过程中以随机的节点顺序更新,不能快速达到收敛的特点,本文详细分析了一种选择可靠度小的节点先更新的动态译码算法,并以应用于CMMB标准的LDPC码进行性能仿真。与LB... 详细信息

针对低密度奇偶校验码(LDPC)的置信传播算法(BP)、分层算法(LBP)在迭代过程中以随机的节点顺序更新,不能快速达到收敛的特点,本文详细分析了一种选择可靠度小的节点先更新的动态译码算法,并以应用于CMMB标准的LDPC码进行性能仿真。与LBP算法相比,动态算法的译码收敛速度明显提高,译码的平均迭代次数减少50%。最后对动态算法的译码复杂度进行了分析。

关键词：低密度奇偶检验码置信传播动态译码 CMMB

在线全文

学校读者我要写书评

暂无评论

基于低密度生成矩阵码的签密方案

计算机应用 2016年第9期36卷 2459-2464页

作者：刘明烨韩益亮杨晓元武警工程大学电子技术系西安710086 武警部队网络与信息安全保密重点实验室西安710086

基于编码的密码系统具备抵抗量子计算的天然优势。针对传统的基于Goppa码构造的密码方案存在密文扩展率大和密钥量大的问题,利用低密度生成矩阵(LDGM)码和哈希函数构造了一个可证明安全的签密方案。LDGM码的生成矩阵是稀疏的,能有效减... 详细信息

基于编码的密码系统具备抵抗量子计算的天然优势。针对传统的基于Goppa码构造的密码方案存在密文扩展率大和密钥量大的问题,利用低密度生成矩阵(LDGM)码和哈希函数构造了一个可证明安全的签密方案。LDGM码的生成矩阵是稀疏的,能有效减小数据量,哈希函数计算效率很高。方案满足随机预言机下的适应性选择密文攻击下的不可区分性(IND-CCA2)和选择消息攻击下存在性不可伪造(EUF-CMA)安全。在保证数据机密性和完整性的同时,与传统的先签名后加密的方法相比,输出密文总量减少了25%;与"一石二鸟"和SCS签密方案相比,计算效率有较大提高。

关键词：签密后量子密码基于编码的密码系统低密度奇偶检验码可证明安全

在线全文

学校读者我要写书评

暂无评论

基于FPGA的信道编译码技术的研究

基于FPGA的信道编译码技术的研究

作者：李威广东工业大学

学位级别：硕士

随着信息时代的迅速发展,对信息传递的可靠性要求越来越高,信道编码技术也逐渐成为热门研究领域。现时的信道编码技术中,有传统的卷积码、RS码、Turbo码,也有最新研究出来的低密度奇偶校验码（LDPC）码、polar码等。由于LDPC码的纠错性... 详细信息

随着信息时代的迅速发展,对信息传递的可靠性要求越来越高,信道编码技术也逐渐成为热门研究领域。现时的信道编码技术中,有传统的卷积码、RS码、Turbo码,也有最新研究出来的低密度奇偶校验码（LDPC）码、polar码等。由于LDPC码的纠错性能优异,并且接近香农（Shannon）限,使得LDPC码在诸多通信标准中被作为信道编码方案应用。LDPC码是一种特殊的线性分组纠错码,利用检验矩阵进行编译码,并且校验矩阵只有0、1元素,具有稀疏性。相对于其他的编码方式,LDPC码编码方法易于分析和研究,硬件的实现也能达到较高的吞吐量,并且具有更低的错误平层。LDPC码具有较大的研究价值和意义。本文对信道编码研究现状做简要的分析。描述了信道编码基本原理,阐述WLAN的关键技术,并介绍了基于IEEE802.11ac标准的物理层帧结构。介绍了不同信道编码方法的描述方法、编码过程、译码过程。通过校验矩阵的不同构造方式,对现有主流的LDPC码的几种不同编码方式进行分析介绍、对置信传播译码算法进行详细的公式推导。基于IEEE.802.11ac标准下,分析不同译码方法在MATLAB仿真下的性能差异,并对BP译码算法中不同迭代次数下译码性能进行对比。最后提出利用基于近似下三角的编码方法完成编码器的设计,利用校验矩阵结构的特殊性,对校验矩阵进行初等变换,通过矩阵计算完成编码过程。采用改进的最小和BP译码算法实现译码器的方案,在性能仿真结果中,改进的最小和BP译码算法在性能上不如LLR BP,但便于硬件的设计与实现,设计译码器的核心模块中,对校验节点更新单元和变量节点更新单元采用串行译码方式,降低译码复杂度,节省FPGA的逻辑资源。通过对仿真结果的分析,验证了方案在FPGA上实现的可行性。

关键词：低密度奇偶检验码信道编码无线局域网编译码 FPGA

改进LDPC编译码算法在LTE-A系统中的应用

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

改进LDPC编译码算法在LTE-A系统中的应用

作者：简萍哈尔滨工程大学

学位级别：硕士

长期后续演进（Long Terms Evolution-Advanced、LTE–A)系统是4G候选技术的主流技术，是满足于IMT-Advanced核心技术需求在LTE后向兼容的平滑演进。LTE-A标准要求其信道编码技术能够支持1Gbit/s速率传输，保持与LTE R8的兼容性，并且... 详细信息

长期后续演进（Long Terms Evolution-Advanced、LTE–A)系统是4G候选技术的主流技术，是满足于IMT-Advanced核心技术需求在LTE后向兼容的平滑演进。LTE-A标准要求其信道编码技术能够支持1Gbit/s速率传输，保持与LTE R8的兼容性，并且允许在新的频段和应用场景选用其它调制编码技术。伴随着LTE-A系统带宽和数据率的不断提高，数据块也越来越大，因此我们考虑采用新的信道编码——LDPC码。LDPC码具有一套较为系统的优化设计方法、更逼近香农限性能的优秀纠错能力和更低的地板效应，本身即有抗突发差错的特性，不需要引入交织器，避免可能带来的时延。LDPC码的优点使得在信道条件较差的无线移动通信中展现出了巨大的应用前景，非常适合于在未来的移动通信系统中实现。本文首先回顾了LTE-A系统的演进趋势，分析了LDPC码的研究现状以及发展前景。基于LDPC码的基础原理，探讨了LDPC码的构造方法以及编译码的算法。同时对LDPC编译码的性能进行了MATLAB仿真，分析了影响LDPC编译码性能的因素。接着针对普天母码进行了深入的研究，构造出不同码长和低码率的LDPC码，验证了此种LDPC码与原有LTE的信道编码技术是兼容的。提出了LTE-A系统的信道编码的选择方案，同时详细地介绍了低码率LDPC码的扩展方法，实现了两种扩展后LDPC快速编码算法的改进。最后，为了提高LDPC译码性能同时降低它的复杂度，本文针对Min-sum译码算法的性能缺陷，提出了一种归一化偏移Min-sum译码算法的思路。这种译码算法通过归一化Min-sum算法和偏移Min-sum算法的优点结合，既降低了算法的复杂度又保持了良好的译码性能，并且相当接近于概率BP算法。最终，我们选取了最优的QC-LDPC码编码技术和归一化偏移Min-sum译码技术搭建LTE-PDSCH信道链路，通过仿真对比LTE-PDSCH信道链路中Turbo编码和LDPC编码的误码率，得出LDPC码的性能更优于Turbo码。最终找到了适合LTE-A系统中LDPC译码算法的又一种可行性方案，更好地消除了地板效应，提高了译码吞吐量，降低了功耗。

关键词：长期后续演进系统低密度奇偶检验码普天母码归一化偏移最小和算法

基于交替方向乘子法的LDPC码译码方法研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于交替方向乘子法的LDPC码译码方法研究

作者：梁宁静西安电子科技大学

学位级别：硕士

低密度奇偶检验(Low-Density Parity-Check, LDPC)码是一种性能逼近香农极限的线性分组码,是信道编码领域的研究热点之一,目前已经广泛应用于无线通信和数字存储等领域。随着信息技术不断发展,通信系统要求信息能更快速和更可靠地传输,... 详细信息

低密度奇偶检验(Low-Density Parity-Check, LDPC)码是一种性能逼近香农极限的线性分组码,是信道编码领域的研究热点之一,目前已经广泛应用于无线通信和数字存储等领域。随着信息技术不断发展,通信系统要求信息能更快速和更可靠地传输,存储系统则要求更高的存储密度,设计性能优异且具有极低译码复杂度的编译码算法对未来通信和存储系统十分重要。基于交替方向乘子法(Alternating Direction Method of Multipliers, ADMM)的LDPC码线性规划(Linear Programming,LP)译码算法不仅具有传统LP译码的最大似然认证和便于分析的特点,而且大幅度降低了基于优化理论设计的译码算法的复杂度。基于A DMM的LP译码算法应用于规模较大的LDPC码时译码时间较长,不利于仿真分析和实际的工程实现。近年来图形处理器(Graphic Processing Unit,GPU)在浮点运算以及内存带宽方面突飞猛进的发展极大地推动了并行计算的研究,基于ADMM的LP译码算法具有很好的并行化结构,非常适合在GPU上实现。为了大幅度提高译码速度,本文借助GPU对基于ADMM的LP译码方法进行了研究。本文主要工作概括如下：1.介绍了LDPC码及其Tanner图模型的理论基础,概述了LDPC码的置信传播(Belief Propagation,BP)和最大似然译码算法,阐述了GPU的Fermi体系架构和统一计算设备架构(Compute Unified Device Architecture,CUDA)编程技术,分析了GPU的纹理存储器(texture memory)及全局存储器(global memory)的访问特点。2.给出了基于ADMM的线性规划译码模型,分析了译码方法中计算量大的欧几里得投影算法,在加性高斯白噪声(A dditive White Gaussian Noise)信道下对ADMM译码算法进行了仿真。仿真结果表明,基于ADMM的译码算法具有较好的性能,并且译码速度可以达到BP算法的2倍。3.根据ADMM译码算法的迭代消息传递思想,设计了一种基于GPU的并行化译码方案,详细分析了节点消息更新的并行化实现方法。根据页锁定内存(pinned memory)和纹理存储器的访问特点,在并行化译码过程中设计了两种优化方法,给出了基于ADMM的并行化译码方法的仿真实现。仿真结果表明,在译码性能接近的情况下,借助GPU实现的ADMM译码方法与纯CPU实现相比最高可以获得19倍的加速比,有效利用GPU的多核架构提高了译码效率。

关键词：低密度奇偶检验码基于ADMM的LP译码图形处理器并行化方法

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于ADMM-PD的译码算法及并行化研究

基于ADMM-PD的译码算法及并行化研究

作者：吴健北京交通大学

学位级别：硕士

低密度奇偶检验（Low-Density Parity Check,LDPC）码在信道编码中具有很高的可靠性,可以利用线性规划（Linear Programming,LP）译码算法实现译码任务。但是,当信噪比（Signal-Noise Ratio,SNR）较低情况下,LP算法很难发挥较好的译码... 详细信息

低密度奇偶检验（Low-Density Parity Check,LDPC）码在信道编码中具有很高的可靠性,可以利用线性规划（Linear Programming,LP）译码算法实现译码任务。但是,当信噪比（Signal-Noise Ratio,SNR）较低情况下,LP算法很难发挥较好的译码效果。基于交替方向乘子法（Alternating Direction Method of Multipliers,ADMM）的并行译码（Penalized Decoder,PD）算法虽然能有效地弥补LP算法的译码性能不足问题,但是其译码效率不高。因此,考虑设计实现PD算法的并行化方案以提升译码速度是本文的主要研究工作。图形处理器（Graphic Processing Unit,GPU）不仅在浮点运算和内存带宽方面有着巨大的优势,同时NVIDIA公司推出的计算统一设备架构（Compute Unified Device Architecture,CUDA）模型极大推动了 GPU高度并行化的应用。因此,考虑结合GPU平台设计ADMM-PD算法的并行化译码过程不仅可以保证极高的译码速率,而且适用于规则LDPC码和非规则LDPC码。本文的主要工作概括如下:1.设计了针对图形处理器（GPU）的变量节点迭代更新和校验节点迭代更新算法,且在GPU平台上实现ADMM-PD算法。该方案可同时适用于规则码与非规则码。2.详细划分了 GPU平台下的算法并行化译码结构,并根据CUDA模型进行算法编译。实验分析了 GPU平台下ADMM-PD算法的译码性能和GPU平台下的加速效果。

关键词：低密度奇偶检验码 ADMM-PD译码算法图形处理器并行译码方案