检索结果-南通市图书馆

基于FPGA的HS400模式eMMC控制器设计与实现

在线全文

学校读者我要写书评

暂无评论

计算机工程与科学 2018年第6期40卷 969-976页

作者：张煜陈微吴利舟肖侬国防科技大学计算机学院湖南长沙410073 国防科技大学高性能国家重点实验室湖南长沙410073

介绍了eMMC及其在HS400高速数据传输模式下的工作原理,提出了一种eMMC控制器的设计方案。实现了200MHz工作频率下,使用DDR传输模式进行数据传输的eMMC控制器,并通过CRC校验模块实现对传输数据的CRC校验,增强了系统的可靠性。实验平台采... 详细信息

介绍了eMMC及其在HS400高速数据传输模式下的工作原理,提出了一种eMMC控制器的设计方案。实现了200MHz工作频率下,使用DDR传输模式进行数据传输的eMMC控制器,并通过CRC校验模块实现对传输数据的CRC校验,增强了系统的可靠性。实验平台采用母板/子板总体架构,在Xilinx Zynq-7000FPGA开发板Zedboard上实现eMMC控制器,通过FMC接口与eMMC芯片子板进行通信传输。仿真及板级测试表明,HS400模式下数据读写的传输速率最高可达400MB/s,能够在实际的eMMC开发中有效提高eMMC设备的访问性能。

关键词： eMMC HS400模式控制器 FPGA

在线全文

学校读者我要写书评

暂无评论

新型高性能计算系统与技术

中国科学：信息科学 2016年第9期46卷 1175-1210页

作者：廖湘科肖侬国防科学技术大学计算机学院长沙410000

高性能计算技术是信息时代世界各国特别是发达国家激烈竞争的技术制高点.本文针对未来新型高性能计算技术的挑战,从微处理器、高性能计算机系统、高性能并行算法与应用等多个核心技术来分析高性能计算技术的国内外发展现状、趋势与挑战... 详细信息

高性能计算技术是信息时代世界各国特别是发达国家激烈竞争的技术制高点.本文针对未来新型高性能计算技术的挑战,从微处理器、高性能计算机系统、高性能并行算法与应用等多个核心技术来分析高性能计算技术的国内外发展现状、趋势与挑战,从基础研究的角度阐述我国未来高性能计算系统理论与技术领域需重点开展研究的领域(或科学问题)与相关政策建议.

关键词：高性能计算微处理器计算机体系结构高性能计算应用

在线全文

学校读者我要写书评

暂无评论

基于程序分析的大数据应用内存预估方法

中国科学：信息科学 2020年第8期50卷 1178-1196页

作者：胡振宇石宣化柯志祥金海王斐华中科技大学计算机科学与技术学院大数据技术与系统国家地方联合工程研究中心服务计算技术与系统教育部重点实验室武汉430074

基于内存计算模型的分布式数据处理系统,如Flink和Spark,经常遭受严重的内存压力,尤其在平台内存资源紧张,且被多个用户或组织共享情况下,内存资源竞争进一步加剧.用户应用被分配的内存空间不足,会在运行期间产生严重的垃圾回收(garbage... 详细信息

基于内存计算模型的分布式数据处理系统,如Flink和Spark,经常遭受严重的内存压力,尤其在平台内存资源紧张,且被多个用户或组织共享情况下,内存资源竞争进一步加剧.用户应用被分配的内存空间不足,会在运行期间产生严重的垃圾回收(garbage collect,GC)开销,而分配过量的内存会导致平台资源的浪费.因此平台中如何为用户应用配置合适的内存成为关键问题.通过研究分析发现,平台上的多个应用会多次共同处理某个特定的数据集,且应用对数据的处理逻辑具有相似性,如图计算和机器学习应用;大数据应用框架的算子API和用户自定义方法(UDF)与数据处理逻辑有着密切的关系,继而影响运行时内存的使用.基于该发现,本文提出了一种预估新提交应用的合理内存阈值的方法.该方法利用程序分析与历史应用处理数据特征分析,基于kTree判断与历史应用的数据路径的相似性来预估新应用的合理内存阈值,并在Spark系统上实现该方法.通过一系列实验评估预估的准确性和性能收益,实验结果表明本方法预估大数据应用的结果与真实合理内存阈值的误差比例低至4%,预估过程所产生的开销与应用运行时间相比可以忽略不计,平台上数据处理应用整体执行时间减少至56%.

关键词：内存管理生命周期代码诊断数据处理系统分布式系统

在线全文

学校读者我要写书评

暂无评论

基于代理的并行文件系统元数据优化与实现

计算机研究与发展 2018年第2期55卷 438-446页

作者：易建亮陈志广肖侬卢宇彤国防科技大学计算机学院长沙410073 高性能计算国家重点实验室(国防科技大学) 长沙410073 中山大学数据科学与计算机学院广州510275

在高性能计算环境中,并行文件系统面临百万量级的客户端,这些客户端往往在同一时间段内发出大量并发I/O请求,使元数据服务器承载巨大的压力.另一方面,这些客户端发出的并发读写请求往往指向同一目录,导致很难将元数据负载调度到多个服... 详细信息

在高性能计算环境中,并行文件系统面临百万量级的客户端,这些客户端往往在同一时间段内发出大量并发I/O请求,使元数据服务器承载巨大的压力.另一方面,这些客户端发出的并发读写请求往往指向同一目录,导致很难将元数据负载调度到多个服务器上.为此,提出在并行文件系统的客户端和元数据服务器之间增加一级代理(proxy),并给出相应的优化措施降低元数据服务器的负载.在元数据代理上实现2方面的优化:1)由于高性能计算程序往往并发访问大量的文件,可以考虑通过元数据聚合将大量请求合并成1个请求发送到元数据服务器上,降低元数据服务器的负载;2)高性能计算程序的并发I/O往往指向同一目录,而传统的元数据负载均衡机制一般采用子树划分的方法将元数据负载调度到多个元数据服务器上,无法实现针对同一目录元数据操作的负载均衡,通过代理将针对同一目录的元数据操作调度到多个元数据服务器上,实现细粒度的负载均衡.

关键词：代理服务器高并发高性能计算并行文件系统负载均衡

在线全文

学校读者我要写书评

暂无评论

基于FPGA的DDR3协议解析逻辑设计

计算机应用 2017年第5期37卷 1223-1228,1256页

作者：谭海清陈正国陈微肖侬国防科学技术大学计算机学院长沙410073 高性能计算国家重点实验室(国防科学技术大学) 长沙410073

针对采用DDR3接口来设计的新一代闪存固态盘(SSD)需要完成与内存控制器进行通信与交互的特点,提出了基于现场可编程门阵列(FPGA)的DDR3协议解析逻辑方案。首先,介绍了DDR3内存工作原理,理解内存控制器对存储设备的控制机制;然后,设计了... 详细信息

针对采用DDR3接口来设计的新一代闪存固态盘(SSD)需要完成与内存控制器进行通信与交互的特点,提出了基于现场可编程门阵列(FPGA)的DDR3协议解析逻辑方案。首先,介绍了DDR3内存工作原理,理解内存控制器对存储设备的控制机制;然后,设计了接口协议解析逻辑的总体架构,采用FPGA实现并对其中的各个关键技术点,包括时钟、写平衡、延迟控制、接口同步控制等进行详细阐述;最后,通过modelsim仿真并进行板级验证,证明了该设计的正确性和可行性。在性能方面,通过单次读写、连续读写和混合读写三种模式下的数据读写测试,取得了最高77.81%的DDR3接口带宽利用率,在实际的SSD开发过程中能够有效提高系统的访问性能。

关键词：现场可编程门阵列固态盘同步时序设计 DDR3接口

在线全文

学校读者我要写书评

暂无评论

分布式数据处理系统内存对象管理问题分析

中兴通讯技术 2016年第2期22卷 19-22页

作者：张雄陆路石宣化华中科技大学大数据技术与系统湖北省工程实验室湖北武汉430074

通过从程序语言的特性、垃圾回收机制、内存对象的序列化机制到基于区域的内存管理机制分析了内存对象的管理存在的问题,并分析了内存对象的生命周期在内存对象管理中能发挥的作用。提出了基于内存对象的生命周期对内存进行区域化管理... 详细信息

通过从程序语言的特性、垃圾回收机制、内存对象的序列化机制到基于区域的内存管理机制分析了内存对象的管理存在的问题,并分析了内存对象的生命周期在内存对象管理中能发挥的作用。提出了基于内存对象的生命周期对内存进行区域化管理的思路,可以从根本上解决垃圾回收问题。

关键词：大数据内存对象管理分布式数据处理系统