检索结果-南通市图书馆

Research on eigenstate current control technology of Flashbased FPGA

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

Journal of Semiconductors 2022年第12期43卷 55-64页

作者： Yueer Shan zhengzhou cao Guozhu Liu East Technologies Inc.WuxiWuxi 214072China China Electronics Technology Group Corporation No.58 Research Institute Wuxi 214072China

To solve the Flash-based FPGA in the manufacturing process,the ion implantation process will bring electrons into the floating gate of the P-channel Flash cell so that the Flash switch is in a weak conduction state,resulting in the Flash-based FPGA eigenstate current *** this paper,the mechanism of its generation is analyzed,and four methods are used includ-ing ultraviolet light erasing,high-temperature baking,X-ray irradiation,and circuit logic control.A comparison of these four methods can identify the circuit design by using circuit logic to control the path of the power supply that is the most suitable and reliable method to solve the Flash-based FPGA eigenstate current *** this method,the power-on current of 3.5 mil-lion Flash-based FPGA can be reduced to less than 0.3 A,and the chip can start *** function and performance of the chip can then be further tested and evaluated,which is one of the key technologies for developing Flash-based FPGA.

关键词： Flash-based FPGA threshold voltage eigenstate current

在线全文

学校读者我要写书评

暂无评论

一种应用于I/O组的高性能LVDS驱动器

固体电子学研究与进展 2024年第4期44卷 325-330页

作者：张胜广徐玉婷曹正州刘国柱无锡中微亿芯有限公司中科芯集成电路有限公司

为了满足高速率、大吞吐量的数据传输需求，设计了一种可应用于I/O组的高性能低压差分信号（Lowvoltage differential signal, LVDS）驱动器。LVDS驱动器由偏置电路和驱动电路两部分构成。其中偏置电路可同时为多个驱动电路提供偏置信... 详细信息

为了满足高速率、大吞吐量的数据传输需求，设计了一种可应用于I/O组的高性能低压差分信号（Lowvoltage differential signal, LVDS）驱动器。LVDS驱动器由偏置电路和驱动电路两部分构成。其中偏置电路可同时为多个驱动电路提供偏置信号，便于I/O组集成设计，提高了同组LVDS驱动器的一致性，并且偏置电路在传统LVDS驱动器结构的基础上，加入共模反馈电路，减小了工艺、电压、温度对输出共模电压的影响，提高了稳定性。驱动电路与偏置电路结构和尺寸相同，但无共模反馈。LVDS驱动器采用16 nm标准CMOS工艺设计。测试结果表明，该驱动器的传输速率为2 Gb/s，输出差分信号摆幅为0.35 V，共模电压为1.25 V。

关键词：低压差分信号驱动器共模反馈 I/O组

A SLNR-Based Precoding Scheme for Multi-Stream Multicasting Systems

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

A SLNR-Based Precoding Scheme for Multi-Stream Multicasting ...

2012 National Conference on Information Technology and Computer Science

作者： Jin Guang is with School of Vehicle Engineering,zhengzhou Railway Vocational and Technical College,zhengzhou,China.cao Bing is with Electronic Engineering Department,zhengzhou Railway Vocational and Technical College,zhengzhou,China.

The problem of wireless security for the downlink of multi-stream multicasting MIMO systems overheard by multiple multi-antenna eavesdroppers is *** assume that the transmitter has perfect knowledge about the channel to desired users and the *** efficient secure precoding scheme is devised that is based on signal-to-leakage-and-noise ratio （SLNR）.The scheme maximizes the overall minimum SLNR of intended users subject to constrains on total available power and maximum allowable signal-to-interference-and noise radios （SINRs） of the *** design decouples the precoder design problem by using SLNR and advocates joint optimization of the precoding matrices and AN spatial distribution with lower computation *** and complexity comparison are provided to show the benefits of the proposed scheme.

关键词： Signal-to-leakage-and-noise ratio (SLNR) linear precoding multi-stream multicast

来源： cnki会议评论

在线全文

cnki会议

学校读者我要写书评

暂无评论

一种用于FPGA的低功耗系统监控电路设计

固体电子学研究与进展 2023年第6期43卷 519-526页

作者：曹正州单悦尔张艳飞涂波中国电子科技集团公司第五十八研究所江苏无锡214035

为了提高FPGA工作时的可靠性和安全性,设计了一种低功耗的系统监控电路。通过对FPGA内部的工作电压、温度以及外部电压的监测,可以及时调整FPGA工作模式或者频率。在该系统监控电路中,采用自平衡的积分放大器来实现对温度感应信号的采... 详细信息

为了提高FPGA工作时的可靠性和安全性,设计了一种低功耗的系统监控电路。通过对FPGA内部的工作电压、温度以及外部电压的监测,可以及时调整FPGA工作模式或者频率。在该系统监控电路中,采用自平衡的积分放大器来实现对温度感应信号的采样和放大;对电压感应信号支持单端模式和差分模式;采用1.5 bit循环ADC实现对模拟信号的量化;通过开关电容方式的基准电路设计,为ADC提供低温度系数的基准电压,具有功耗低的特点。对内嵌了该系统监控电路的亿门级FPGA进行测试,结果表明监测温度范围为-55~125℃,最大偏差为-1.5℃;对单端电压进行监测最大偏差为-1.3%,对差分电压进行监测最大偏差为0.1%。该系统监控电路具有良好的温度特性和频率特性,在-55~125℃温度范围内,ADC的输出结果偏差均在2%以内。在0.2~5.0 MHz频率范围内,时钟频率对ADC的影响可以忽略。在最高5 MHz工作频率下,最大功耗仅为2.32 mW。

关键词：现场可编程门阵列系统监控低功耗温度传感器模数转换器

在线全文

学校读者我要写书评

暂无评论

Flash型FPGA的编程及干扰抑制技术

半导体技术 2023年第7期48卷 624-631页

作者：曹正州单悦尔张艳飞中国电子科技集团公司第五十八研究所江苏无锡214072

为了降低Flash型现场可编程门阵列(FPGA)中的Flash开关单元在编程中受到编程干扰对阈值电压的影响,提高驱动能力的一致性,提出了高位宽编程技术与常用的选择管隔离技术相结合来抑制编程干扰的方法。通过高位宽编程技术降低编程过程中栅... 详细信息

为了降低Flash型现场可编程门阵列(FPGA)中的Flash开关单元在编程中受到编程干扰对阈值电压的影响,提高驱动能力的一致性,提出了高位宽编程技术与常用的选择管隔离技术相结合来抑制编程干扰的方法。通过高位宽编程技术降低编程过程中栅扰对同一行中Flash开关单元阈值电压的影响;通过选择管隔离技术降低编程过程中漏扰对同一列中Flash开关单元阈值电压的影响;采用NMOS晶体管作为隔离管实现自限制编程,对Flash开关单元的阈值电压进行精确控制。实验结果表明,参照系统等效门数为百万门级Flash型FPGA中的Flash开关阵列形式2 912 bit×480 WL×20 Bank,按最差条件进行479次漏扰测试,Flash开关单元受编程干扰后的阈值电压漂移约为0 V;进行时长为40μs的栅扰测试,Flash开关单元受编程干扰后阈值电压漂移约为0.02 V。

关键词： Flash型现场可编程门阵列(FPGA) 阈值电压编程干扰布局布线高位宽编程 Sense-Switch结构

一种仿峰值电流模式、宽输入电压范围的BUCK型电源设计

在线全文

学校读者我要写书评

暂无评论

电子与封装 2020年第10期20卷 47-52页

作者：蒋婷曹正州无锡中微亿芯有限公司江苏无锡214072

设计了一种采用仿峰值电流模式控制的BUCK型开关电源电路,适用于高输入或宽输入的电压环境。该电路可以同时检测电压值和电流值并把它们作为系统的反馈信号,使电路具有动态响应速度快、抗噪声能力强、逐脉冲过流检测的特点。该电路基于U... 详细信息

设计了一种采用仿峰值电流模式控制的BUCK型开关电源电路,适用于高输入或宽输入的电压环境。该电路可以同时检测电压值和电流值并把它们作为系统的反馈信号,使电路具有动态响应速度快、抗噪声能力强、逐脉冲过流检测的特点。该电路基于UMC 0.25μm 100 V 2P5M BCD工艺进行设计和流片,仿真结果表明,输入电压范围为6~100 V,输出电压范围为1.2~80 V;在输入电压范围为60~90 V、开关频率为500 k Hz的条件下,输出电压为50 V时,负载调整率为0.1%,线性调整率为0.1%,负载响应时间为22μs/24μs。

关键词： BUCK 宽输入电压仿峰值电流

在线全文

学校读者我要写书评

暂无评论

一种低电压恒定跨导轨到轨运算放大器的设计

电子与封装 2019年第11期19卷 22-25页

作者：曹正州孙佩中科芯集成电路有限公司

设计了一种低电压恒定跨导的轨到轨运算放大器,作为误差放大器用在BUCK型DC-DC上实现对输出电压的调节。该运算放大器采用两级结构,输入级采用互补差分对的结构,实现了轨到轨电压的输入,并且利用2倍电流镜技术实现了跨导的恒定;输出级采... 详细信息

设计了一种低电压恒定跨导的轨到轨运算放大器,作为误差放大器用在BUCK型DC-DC上实现对输出电压的调节。该运算放大器采用两级结构,输入级采用互补差分对的结构,实现了轨到轨电压的输入,并且利用2倍电流镜技术实现了跨导的恒定;输出级采用AB类放大器的结构,提高了输出电压摆幅和效率,实现了轨到轨电压的输出。该电路基于CSMC 0.25μm EN BCDMOS工艺进行设计,仿真结果表明:电源电压为2.8 V时,在输出端负载电容为160 pF、负载电阻为10 kΩ的情况下,增益为124 dB,单位增益带宽积为5.76 MHz,相位裕度为59.9℃,输入跨导为5.2 mΩ-1,共模抑制比为123 dB,输入共模信号范围为0~2.8V,输出电压摆幅为0~2.8 V。

关键词：低电压轨到轨恒定跨导

Formal Verification of Data Modifications in Cloud Block Storage Based on Separation Logic

在线全文

学校读者我要写书评

暂无评论

Chinese Journal of Electronics 2024年第1期33卷 112-127页

作者： Bowen ZHANG Zhao JIN Hanpin WANG Yongzhi cao Key Laboratory of High Confidence Software Technologies (MOE) School of Computer Science Peking University School of Computer and Artificial Intelligence Zhengzhou University School of Computer Science and Cyber Engineering Guangzhou University

Cloud storage is now widely used, but its reliability has always been a major concern. Cloud block storage(CBS) is a famous type of cloud storage. It has the closest architecture to the underlying storage and can provide interfaces for other types. Data modifications in CBS have potential risks such as null reference or data *** verification of these operations can improve the reliability of CBS to some extent. Although separation logic is a mainstream approach to verifying program correctness, the complex architecture of CBS creates some challenges for verifications. This paper develops a proof system based on separation logic for verifying the CBS data modifications. The proof system can represent the CBS architecture, describe the properties of the CBS system state, and specify the behavior of CBS data modifications. Using the interactive verification approach from Coq, the proof system is implemented as a verification tool. With this tool, the paper builds machine-checked proofs for the functional correctness of CBS data modifications. This work can thus analyze the reliability of cloud storage from a formal perspective.

关键词： Cloud computing Behavioral sciences Reliability Formal verification

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

FPGA逻辑资源重配置测试技术研究

固体电子学研究与进展 2011年第3期31卷 292-297页

作者：张惠国徐彦峰曹正州于大鑫于宗光常熟理工学院物理与电子工程学院江苏常熟215500 中国电子科技集团公司第58研究所江苏无锡214000

针对FPGA的逻辑资源测试,提出了一种内建自测试方法。测试中逻辑资源划分为不同功能器件,对应各个功能器件设计了相应的BIST测试模板。在此基础上进一步利用FPGA的部分重配置性能优化BIST、测试过程,最终在统一的BIST测试框架下,采用相... 详细信息

针对FPGA的逻辑资源测试,提出了一种内建自测试方法。测试中逻辑资源划分为不同功能器件,对应各个功能器件设计了相应的BIST测试模板。在此基础上进一步利用FPGA的部分重配置性能优化BIST、测试过程,最终在统一的BIST测试框架下,采用相对较少的配置次数完成了逻辑资源固定故障的全覆盖测试。

关键词： FPGA测试逻辑资源内建自测试部分重配置