检索结果-南通市图书馆

An Improved Power Efficient Clock Pulsed D Flip-flop Using Transmission Gate

Journal of Electronic & Information Systems 2023年第1期5卷 26-35页

作者： b.syamala M.Thamarai Electronics and Communication Engineering Sri Vasavi Engineering CollegeAP534101India

Recent digital applications will require highly efficient and high-speed gadgets and it is related to the minimum delay and power *** proposed work deals with a low-power clock pulsed data flip-flop(D flip-flop)using a transmission *** accomplish a power-efficient pulsed D flip-flop,clock gating is *** gated clock reduces the unnecessary switching of the transistors in the circuit and thus reduces the dynamic power *** clock gating approach is employed by using an AND gate to disrupt the clock input to the circuit as per the control signal called *** to this process,the clock gets turned off to reduce power consumption when there is no change in the *** proposed transmission gate-based pulsed D flip-flop’s performance with clock gating and without clock gating circuit is *** proposed pulsed D flip-flop power consumption is 1.586μw less than the without clock gated ***,the authors have designed a 3-bit serial-in and parallel-out shift register using the proposed D flip-flop and analyzed the *** Electronic Design Automation tool is used to simulate all the circuits with 45 nm technology.

关键词： Pulsed D flip-flop Clock gating Low power Shift register Transmission gate

来源：

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

欢迎您,

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

请选择保存的检索档案：

请选择收藏分类：

通借通还

欢迎您,

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：