检索结果-南通市图书馆

中国电化教育 2000年第12期 35-37页

作者：邹菊梅邱柯妮武汉华中师范大学信息技术系 430079

基于“单片机+CPLD/FPGA体系结构”的程控交换机系统集成化设计

在线全文

学校读者我要写书评

暂无评论

基于“单片机+CPLD/FPGA体系结构”的程控交换机系统集成化设计

作者：邱柯妮中国科学院研究生院（空间科学与应用研究中心）

学位级别：硕士

有线通信方式由于具有保密性高、抗干扰能力强在军事通信中倍受青睐，因此，对军用有线通信设备的研究和设计具有十分重要的战略意义。TBJ-204型野战20线程控交换机是一种小型背负式模拟空分程控用户交换机，用于装备全军各兵种的作战... 详细信息

有线通信方式由于具有保密性高、抗干扰能力强在军事通信中倍受青睐，因此，对军用有线通信设备的研究和设计具有十分重要的战略意义。TBJ-204型野战20线程控交换机是一种小型背负式模拟空分程控用户交换机，用于装备全军各兵种的作战、演习和紧急抢险等行动。本项目以该交换机为研究对象，在详细分析原设备的系统结构和功能实现方式的基础上，指出该机型在使用过程中存在技术相对陈旧、分立元件过多、可靠性和保密性不够、体积大、重量大、维修困难等问题，同时结合系统的低功耗需求和优化人机接口设计，本文提出基于“单片机+CPLD／FPGA体系结构”的集成化设计方案：① 在CPLD中实现信号音分频和计时频率生成电路、20路用户LED状态控制电路；② CPLD与单片机以总线接口方式实现译码、数据和控制信号锁存功能的VHDL设计；③ 基于低功耗设计的器件选型方案和单片机待机模式设计；④ 人机接口的LCD菜单操作方式。本文详细介绍了改型设备的研制过程，包括CPLD片内功能设计实现、主控制板和用户板各功能模块工作原理和设计实现、各硬件模块功能测试等，最后给出了局内呼叫处理功能和话务员服务功能的软件实现流程。文章结尾介绍了改型设备的系统性能，它将实现更高的可靠性、保密性和抗干扰能力，同时具备低功耗和小型化的优点。最后，本文总结了项目设计中使用的关键技术，指出了设计的创新意义和将来的工作。

关键词：程控交换机单片机 CPLD 集成化设计总线接口

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于周期粒度的级间寄存器备份机制

电子学报 2018年第10期46卷 2486-2494页

作者：王晶申娇丁利华杨星邱柯妮张伟功首都师范大学信息工程学院北京100048 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 首都师范大学电子系统可靠性技术北京市重点实验室北京100048

单粒子翻转是空间环境下微处理器发生异常的重要诱因之一,随着集成电路特征尺寸的缩小,单粒子翻转不仅会引发单位错误,还会引发大量的多位错误,如何有效解决处理器所面临的多位故障是容错处理器设计面临的新挑战.本文提出了一种基于周... 详细信息

单粒子翻转是空间环境下微处理器发生异常的重要诱因之一,随着集成电路特征尺寸的缩小,单粒子翻转不仅会引发单位错误,还会引发大量的多位错误,如何有效解决处理器所面临的多位故障是容错处理器设计面临的新挑战.本文提出了一种基于周期粒度的级间寄存器备份机制的容错方法,采用双流水线冗余结构,通过比较器对比两条流水线的级间寄存器以检测单粒子故障;以周期粒度对级间寄存器的内容进行备份,当检测到单粒子故障时,使用2个周期对流水线进行恢复;为避免脏数据流出流水线,在数据缓存和寄存器堆的入口设置写缓冲,通过延迟写入保证信息可靠性.本文基于实际的SPARC V8结构处理器,对提出的方法进行了具体实现,在实验平台上进行了仿真,仿真结果显示,本文提出的容错方法能够以一定的面积开销实现对SEU、SET、和MBU故障容错,加固处理器的主频最高可以提升70%.

关键词：单粒子翻转多位故障容错备份写缓冲流水线加固

在线全文

学校读者我要写书评

暂无评论

自供能系统中可配置DC-DC转换器的设计

郑州大学学报（工学版） 2021年第4期42卷 70-76,97页

作者：周坤雨岳宁宁邱柯妮首都师范大学信息工程学院北京100048

从环境中获取能量的自供能系统相比传统电池供电的系统具有绿色经济、无须更换/维护电池充电等优势,是物联网领域发展的一个热点方向。自供能系统中“收集-存储-使用”能量采集架构的DC-DC转换器转换效率直接影响着整个系统的性能和能效... 详细信息

从环境中获取能量的自供能系统相比传统电池供电的系统具有绿色经济、无须更换/维护电池充电等优势,是物联网领域发展的一个热点方向。自供能系统中“收集-存储-使用”能量采集架构的DC-DC转换器转换效率直接影响着整个系统的性能和能效,如何平衡储能电容放电电压和负载之间的关系以实现较高的能量转换效率是一个关键问题。提出一种自供能存算一体系统中的动态可配置DC-DC转换器设计。首先采用曲线拟合的方法,离线拟合出每种升压比的转换效率;然后根据拟合的数据计算出每种升压比对应最佳转换效率的电压区间来指导开关电容切换升压比。对基于RRAM交叉阵列的加速器负载进行实验,分析了储能电容放电电压和负载与DC-DC转换效率的量化关系,该可配置DC-DC转换器最高转换效率可达87.93%,平均转换效率可达78.49%。提出的可配置DC-DC转换器可以提供更广范围的输入电压和更高的转换效率,并且可为自适应负载调度优化研究提供理论依据。

关键词：自供能物联网可配置DC-DC转换器转换效率

在线全文

学校读者我要写书评

暂无评论

自由大气紫外光通信中几类光源的比较和研究

光通信技术 2006年第9期30卷 56-57页

作者：李霁野邱柯妮王云帆中国科学院空间科学与应用研究中心北京100080

介绍了几类应用于自由大气紫外光通信系统的紫外日盲区光源,并对其谱线分布、驱动方式、发射功率、转换效率等特点进行了比较分析,以期为紫外光通信系统的设计提供参考。

关键词：紫外日盲区光源驱动方式紫外光通信

专用语音处理芯片AC48105在低速语音编码设备中的应用

在线全文

学校读者我要写书评

暂无评论

国外电子元器件 2004年第4期 7-10页

作者：李霁野邱柯妮中国科学院空间科学与应用研究中心北京100080

AC48105是以色列AudioCodes公司生产的一种专用语音处理芯片 ,可用于完成低比特率的语音压缩编码解压和传真等功能。该芯片内含5路相互独立的复用信道 ,可以传输语音、传真和数据信息 ,带有的16位DSP内核可提供多种语音编码格式。文中... 详细信息

AC48105是以色列AudioCodes公司生产的一种专用语音处理芯片 ,可用于完成低比特率的语音压缩编码解压和传真等功能。该芯片内含5路相互独立的复用信道 ,可以传输语音、传真和数据信息 ,带有的16位DSP内核可提供多种语音编码格式。文中结合该芯片在低速语音编码设备中的应用 ,详细介绍了其工作模式及配置方法。

关键词：语音处理芯片 AC48105 语音编码设备 DSP内核语音压缩编码

在线全文

学校读者我要写书评

暂无评论

多媒体教学软件画面设计的几个原则

人天科学研究 2000年第4期9卷 18-20页

作者：邹菊梅邱柯妮华中师范大学信息技术系

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

基于大数据的高能效数据中心服务器研究

计算机工程 2017年第8期34卷 74-81页

作者：张俊卫王晶张伟功邱柯妮首都师范大学信息工程学院北京100048 首都师范大学高可靠嵌入式系统北京市工程技术研究中心北京100048 北京数学与信息交叉科学2011协同创新中心北京100048 首都师范大学电子系统可靠性技术北京市重点实验室北京100048

分析ARM服务器的发展以及应用现状,结合数据中心的特点,设计基于ARMv8架构的高能效数据中心服务器,选取目前工业界具有代表性的ARMv8服务器参数,使用典型的数据中心负载,对X86和ARMv8两种架构的微体系结构级指标、性能和功耗进行定量评... 详细信息

分析ARM服务器的发展以及应用现状,结合数据中心的特点,设计基于ARMv8架构的高能效数据中心服务器,选取目前工业界具有代表性的ARMv8服务器参数,使用典型的数据中心负载,对X86和ARMv8两种架构的微体系结构级指标、性能和功耗进行定量评估。实验结果表明,与X86架构服务器相比,ARMv8架构服务器在数据中心领域具有更好的能效比,能够有效降低能耗和成本。

关键词：数据中心服务器架构 ARMv8架构评测模型能效

在线全文

学校读者我要写书评

暂无评论

一种新型的动态可重构总线时间同步方法

微电子学与计算机 2016年第7期33卷 60-63,68页

作者：李超邱柯妮张伟功张少楠首都师范大学信息工程学院北京100048 高可靠嵌入式系统技术北京市工程研究中心北京100048 北京数学与信息交叉科学2011协同创新中心北京100048

动态可重构总线是一种面向嵌入式系统的高速串行总线,为实现总线系统中各主节点的时间同步,解决多主仲裁中对时间精度的要求,设计了一种时间同步方案:时间主节点通过时间广播包形式向其它节点周期发送自己的时间信息;时间从节点利用通... 详细信息

动态可重构总线是一种面向嵌入式系统的高速串行总线,为实现总线系统中各主节点的时间同步,解决多主仲裁中对时间精度的要求,设计了一种时间同步方案:时间主节点通过时间广播包形式向其它节点周期发送自己的时间信息;时间从节点利用通道检测时的三次握手过程计算出通道传输延迟,对收到的时间码信息进行修正后,各节点根据修正后的广播时间来校对自己的时间,从而达到各节点间的时间同步.经过通道速率为100 Mb/s的实际系统的仿真测量,节点同步时间误差在100ns左右.

关键词：高速总线 UM-BUS 时间同步故障检测嵌入式系统

基于PCIe的DMA传输在UM-BUS测试系统中的设计与应用

在线全文

学校读者我要写书评

暂无评论

电子技术应用 2015年第8期41卷 128-130,134页

作者：李昱青邱柯妮张伟功徐远超首都师范大学信息工程学院北京100048 北京市高可靠嵌入式系统技术工程研究中心北京100048

动态可重构高速串行总线(UM-BUS)是一种利用多通道并发冗余的方式来实现总线动态容错的高速串行总线。它的测试系统可以实现对总线的通信过程进行监测、存储与分析。由于测试系统需要在数据采集终端与PC之间建立高带宽的通信通道,设计了... 详细信息

动态可重构高速串行总线(UM-BUS)是一种利用多通道并发冗余的方式来实现总线动态容错的高速串行总线。它的测试系统可以实现对总线的通信过程进行监测、存储与分析。由于测试系统需要在数据采集终端与PC之间建立高带宽的通信通道,设计了UM-BUS总线测试系统的PCIe2.0 x1通道的应用方案,设计并实现了基于FPGA的PCIe总线DMA数据传输方案。实验测试结果表明,实际传输速度可以稳定达到200 MB/s以上,完全满足总线测试系统中对数据传输速率的要求。

关键词： PCIe总线 DMA数据传输动态可重构高速串行总线测试系统