检索结果-南通市图书馆

基于准ARX多层学习网络模型的非线性系统自适应控制

在线全文

学校读者我要写书评

暂无评论

应用数学和力学 2019年第11期40卷 1214-1223页

作者：王兰谢达董宜平曹进德无锡职业技术学院基础课部江苏无锡214121 东南大学数学学院南京211189 中科芯集成电路有限公司江苏无锡214063

建立了准ARX多层学习网络预测模型,并用于非线性系统自适应控制问题.该模型的内核部分为一个改进的神经模糊网络(NFNs):一部分为三层非线性网络结构,采用自联想网络进行离线训练;另一部分为三层NFNs,采取在线调整.据此对参数进行分类,... 详细信息

建立了准ARX多层学习网络预测模型,并用于非线性系统自适应控制问题.该模型的内核部分为一个改进的神经模糊网络(NFNs):一部分为三层非线性网络结构,采用自联想网络进行离线训练;另一部分为三层NFNs,采取在线调整.据此对参数进行分类,给出相应调整算法.然后,基于模型宏观结构的优势给出控制器设计方案.仿真分析给出该建模方法的有效性.

关键词：准ARX模型多层学习网络自适应控制

基于SE-YOLO-POLY模型的新型双源无轨电车智能识别

在线全文

学校读者我要写书评

暂无评论

南通大学学报（自然科学版） 2023年第3期22卷 72-80页

作者：董宜平谢达王兰中国电子科技集团公司第58研究所江苏无锡214035 无锡中微亿芯有限公司江苏无锡214072 无锡职业技术学院基础课部江苏无锡214121

为解决新型的双源无轨电车的集电杆自动识别集电盒并快速并网的问题,通过改进YOLO-V4(you only look once version 4)网络模型,得到SE-YOLO-POLY(squeeze and excitation networks-you only look once version 4-POLY)网络架构。采用该网络架构,解决了由于集电盒的大小不一致、高度不一致、拍照角度不一致导致识别的集电盒出现异动的形变和尺寸变化、无法顺利并网的问题。通过SE-YOLO-POLY网络的数据集的生成、模型的设计、训练环境、实际运行反标定方式的搭建等步骤完成网络的部署。改进的模型无论在训练时间、模型大小、识别精度还是在处理速度等方面,都优于传统网络,实现了复杂环境下新型的双源无轨电车的智能并网。

关键词： YOLO-V4 SE-YOLO-POLY 目标检测与识别

一种高效高速的大容量FPGA电路功能验证方法

同方期刊数据库博看期刊评论

在线全文

学校读者我要写书评

暂无评论

半导体技术 2017年第1期42卷 69-73页

作者：丛红艳于宗光闫华单悦尔胡凯董宜平中国电子科技集团公司第五十八研究所江苏无锡214035 无锡中微亿芯有限公司江苏无锡214035

对大容量FPGA芯片进行功能验证时,如何提高验证效率以及验证用例的覆盖率已经成为缩短总体产品时间所面临的挑战。针对上述问题,提出了一种高效、高速的大容量FPGA电路验证方法,可以根据验证用例需求,利用FPGA预先配置一定的功能,通过... 详细信息

对大容量FPGA芯片进行功能验证时,如何提高验证效率以及验证用例的覆盖率已经成为缩短总体产品时间所面临的挑战。针对上述问题,提出了一种高效、高速的大容量FPGA电路验证方法,可以根据验证用例需求,利用FPGA预先配置一定的功能,通过采取不同的配置文件得到最优网表。该验证方法具有灵活动态配置网表功能,可以节省仿真资源80%左右,大幅度缩短仿真时间,仿真器运行速度至少提高20倍,同时可以提高验证效率,最大限度地提高验证电路的覆盖率,能够满足大容量电路功能仿真的需求。该验证方法已成功应用于大容量FPGA电路功能验证工程实践中。

关键词： FPGA电路验证用例覆盖率验证方法动态配置最优网表

基于Virtex 4 FPGA的全覆盖二倍线内建自测试

在线全文

学校读者我要写书评

暂无评论

电子与封装 2017年第1期17卷 19-23页

作者：董宜平谢文虎李光中国电子科技集团公司第58研究所江苏无锡214035

随着集成电路技术的发展,高集成度和高复杂度的器件不断出现,大规模集成电路的测试技术成为重要的研究方向。自建内测试方法是一种有效的系统级大规模集成电路FPGA测试方法。提出了一种基于Xilinx公司Virtex-4(V4)系列芯片全覆盖的FPGA... 详细信息

随着集成电路技术的发展,高集成度和高复杂度的器件不断出现,大规模集成电路的测试技术成为重要的研究方向。自建内测试方法是一种有效的系统级大规模集成电路FPGA测试方法。提出了一种基于Xilinx公司Virtex-4(V4)系列芯片全覆盖的FPGA二倍线内建自测试方法,该方法采用脚本生成Xilinx设计语言(XDL),对V4芯片二倍线进行全局布线,然后进行FPGA配置,施加测试向量,从而对固定故障或者桥接故障进行测试。同时给出了基于XC4VLX100芯片的实际测试结果,验证了该测试方法的正确性。

关键词： XDL 内建自测试测试向量全局布线二倍线

基于聚类分区算法的FPGA高效动态部分可重构设计

在线全文

学校读者我要写书评

暂无评论

电子与封装 2018年第9期18卷 8-14页

作者：谢达宋林峰董宜平胡凯中国电子科技集团公司第五十八研究所江苏无锡214072

当前基于现场可编程门阵列(FPGA)的动态部分可重构设计已经成为实现硬件加速的最热门方法之一,但分区的方法直接影响可重构区域面积和重配置时间。因此,研究将可重构系统划分为许多可重构模块(RMs),并分配到FPGA上的可重构区域(RRs)的... 详细信息

当前基于现场可编程门阵列(FPGA)的动态部分可重构设计已经成为实现硬件加速的最热门方法之一,但分区的方法直接影响可重构区域面积和重配置时间。因此,研究将可重构系统划分为许多可重构模块(RMs),并分配到FPGA上的可重构区域(RRs)的方法具有重要意义。在分析和评价现有分区技术的重构时间和区域面积利用率的基础上,提出了一种新的动态部分可重构方案。该方法基于图形聚类算法对分区过程进行优化,自动寻找最优分区方案,并在重配置过程中实现了可重构区域之间走线的动态连接,最终实现重构时间和区域面积的同时优化,与Vipin算法方案相比,该设计方案的重配置时间减少了约10%,可重构面积减少了约18.5%。

关键词： FPGA 动态部分可重构分区算法

基于Virtex5的FPGA全覆盖五倍线确定性布线测试

在线全文

学校读者我要写书评

暂无评论

电子与封装 2018年第5期18卷 15-18页

作者：李光谢达董宜平胡凯无锡中微亿芯有限公司江苏无锡214072 中国电子科技集团公司第五十八研究所江苏无锡214072

确定性布线可根据测试要求,对特定的线段进行特定布线,是一种有效的FPGA互联资源测试方法。提出一种基于Virtex5的全覆盖五倍线确定性布线方法,该方法采用脚本生成XDL语言,对Virtex5的五倍线进行全覆盖全局布线,然后进行FPGA配置,施加... 详细信息

确定性布线可根据测试要求,对特定的线段进行特定布线,是一种有效的FPGA互联资源测试方法。提出一种基于Virtex5的全覆盖五倍线确定性布线方法,该方法采用脚本生成XDL语言,对Virtex5的五倍线进行全覆盖全局布线,然后进行FPGA配置,施加测试向量,从而对固定故障或者桥接故障进行测试。同时给出了基于V5LX330的测试结果。

关键词： XDL 确定性布线测试向量全局布线五倍线

在线全文

学校读者我要写书评

暂无评论

FPGA开关盒数学模型的研究

电子与封装 2018年第2期18卷 32-36页

作者：刘沛文付宇卓董宜平上海交通大学微电子学院上海200240 中国电子科技集团公司第五十八研究所江苏无锡214072

基于图论的数学理论,对Xilinx公司主流产品之一的XC5VSX95T中的开关盒进行分析,提出一种分层建模的概念,并对开关盒的pips进行分类再分析,最后用C语言对其进行定义和描述。将开关盒模型加入XC5VSX95T的互连模型中并导入计算机,通过搜索... 详细信息

基于图论的数学理论,对Xilinx公司主流产品之一的XC5VSX95T中的开关盒进行分析,提出一种分层建模的概念,并对开关盒的pips进行分类再分析,最后用C语言对其进行定义和描述。将开关盒模型加入XC5VSX95T的互连模型中并导入计算机,通过搜索算法求取测试路径。经过软件检查和测试,所得到的开关盒模型能够满足软件的DRC规则,并通过软件的编译。研究得出的开关盒模型能够准确描述XC5VSX95T中的开关盒互连关系,提高计算机自动布线和布线资源测试的效率。

关键词：布线资源开关盒图模型层次化

V4系列FPGA全局时钟缓冲器的内建自测试研究

在线全文

学校读者我要写书评

暂无评论

电子与封装 2017年第8期17卷 8-12页

作者：董宜平谢达宋林峰周道逵中国电子科技集团公司第五十八研究所江苏无锡214072

提出一种新的基于V4系列FPGA全局时钟缓冲器的内建自测试方法。目前关键时钟缓冲器内建自测试正面临巨大的挑战,时序问题是目前发现的时钟缓冲器内建自测试的主要问题。由于时钟缓冲器输入端的同步开关会产生不同的相移,使得正常的器件... 详细信息

提出一种新的基于V4系列FPGA全局时钟缓冲器的内建自测试方法。目前关键时钟缓冲器内建自测试正面临巨大的挑战,时序问题是目前发现的时钟缓冲器内建自测试的主要问题。由于时钟缓冲器输入端的同步开关会产生不同的相移,使得正常的器件内建自测试中产生故障指示。此外,目前时钟缓冲器内建自测试使用的是普通的布线资源连接时钟信号,而不是使用专用的时钟布线资源,这种方法会加剧时序问题。提出一种改良的方法去解决内建自测试的时序问题,并讨论这种方法对于可测试的最大时钟频率和总测试时间的影响。所有测试环节均在V4系列FPGA上实现。

关键词：内建自测试时钟树

一种用于FPGA存储单元的上电复位状态机设计

在线全文

学校读者我要写书评

暂无评论

电子与封装 2017年第1期17卷 24-26页

作者：徐玉婷耿杨董宜平胡凯无锡中微亿芯有限公司江苏无锡214072 中国电子科技集团公司第58研究所江苏无锡214072

基于FPGA芯片,设计实现了一种上电复位状态机。在电路内部产生一系列的复位信号,控制配置存储单元SRAM的数据、地址以及电源,使其在不同阶段保持合适的电压,帮助SRAM在上电过程中顺利完成初始化,提高FPGA芯片启动的稳定性。

关键词： FPGA 上电复位状态机 SRAM