检索结果-南通市图书馆

500 MS/s 12位流水线 ADC的设计研究

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

电子测量与仪器学报 2022年第3期36卷 130-138页

作者：丁博文苗澎黎飞王欢谷伟齐东南大学信息科学与工程学院南京210096

在超高速高精度模数转换器(ADC)设计中,低压运算放大器及其数字辅助校准算法至关重要。基于40 nm CMOS工艺、工作电压1.1 V,设计了一款500 MS/s、12位流水线ADC。系统采用前端无采保结构及低压级间运算放大器以降低系统功耗。本文提出... 详细信息

在超高速高精度模数转换器(ADC)设计中,低压运算放大器及其数字辅助校准算法至关重要。基于40 nm CMOS工艺、工作电压1.1 V,设计了一款500 MS/s、12位流水线ADC。系统采用前端无采保结构及低压级间运算放大器以降低系统功耗。本文提出了一种基于数字检测的算法校准级间增益和电容失配误差,使用较小的面积和功耗有效提高了ADC的整体性能。本数字校准方案将ADC的差分非线性(DNL)和积分非线性(INL)从2.4 LSB和5.9 LSB降低为1.7 LSB和0.8 LSB。对于74.83 MHz的正弦信号,校准技术分别实现了63.14 dB的信号-失真噪声比(SNDR)和75.14 dB的无杂散动态范围(SFDR),功耗为123 mW,满足设计指标,证明了带有数字校正的低压流水线ADC设计的有效性。

关键词：低压运算放大器流水线ADC 级间增益误差电容失配

40Gbps甚短距离并行光传输系统接收电路的设计与实现

在线全文

学校读者我要写书评

暂无评论

高技术通讯 2010年第1期20卷 82-88页

作者：许多胡庆生苗澎东南大学射频与光电集成电路研究所南京210096

给出了符合OIF-VSR5规范的40Gbps甚短距离光传输系统接收电路的设计与实现。该接收电路实现简单,由一片转换芯片及光接收模块构成。其特点是充分利用现场可编程门阵列(FPGA)内嵌的高速收发器成功实现了16×2.488Gbps和12×3.318Gbps信... 详细信息

给出了符合OIF-VSR5规范的40Gbps甚短距离光传输系统接收电路的设计与实现。该接收电路实现简单,由一片转换芯片及光接收模块构成。其特点是充分利用现场可编程门阵列(FPGA)内嵌的高速收发器成功实现了16×2.488Gbps和12×3.318Gbps信号的发送和接收,并且在一片FPGA上实现了诸如时钟数据恢复、串/并转换、帧同步、通道对齐、12-16路映射等全部功能。基于二分查找法的帧同步电路则大大提高了转换芯片的工作速度。Signaltap Ⅱ逻辑分析仪的测试结果表明接收电路工作正常,性能良好。在此基础上,给出了VSR5实验系统的点到点测试方法,通过12通道垂直腔面发射激光器并行接收模块和7m 12芯多模带状光纤,将发送电路与接收电路相连,实现了OC768/STM-256 40Gbps的点到点测试,测试结果表明系统误码率小于10^(-12)。

关键词： VSR5 转换芯片帧同步通道对齐 12-16路映射

在线全文

学校读者我要写书评

暂无评论

万兆以太网物理层编码子层转换芯片研究

固体电子学研究与进展 2008年第4期28卷 549-553页

作者：苗澎王志功东南大学射频与光电集成电路研究所南京210096

研制了符合IEEE802.3ae万兆以太网10GBASE-R标准物理层编码子层转换芯片,该转换芯片采用单片FPGA进行10GBASE-R标准中万兆以太网16比特接口(XSBI)与10Gb介质无关接口(XGMII)的相互转换,实现了物理层编码子层(PCS)的全部功能,并在万兆以... 详细信息

研制了符合IEEE802.3ae万兆以太网10GBASE-R标准物理层编码子层转换芯片,该转换芯片采用单片FPGA进行10GBASE-R标准中万兆以太网16比特接口(XSBI)与10Gb介质无关接口(XGMII)的相互转换,实现了物理层编码子层(PCS)的全部功能,并在万兆以太网物理层传输实验系统中进行了验证。

关键词：万兆以太网物理层物理编码子层万兆以太网16比特接口 10 Gb介质无关接口转换芯片

40Gbps甚短距离并行光传输技术与实验系统

在线全文

学校读者我要写书评

暂无评论

电子学报 2011年第5期39卷 1174-1177页

作者：胡庆生许多苗澎东南大学射频与光电集成电路研究所江苏南京210096

介绍了40Gbps甚短距离(VSR)并行光传输系统的实现和测试.用两片Altera Stratix II GX FPGA分别实现发送/接收转换芯片,通过对FPGA内嵌的吉比特收发器的合理配置,以及在去斜移电路中采用滑动窗口生成器和共用窗口比较器的方法节省了硬件... 详细信息

介绍了40Gbps甚短距离(VSR)并行光传输系统的实现和测试.用两片Altera Stratix II GX FPGA分别实现发送/接收转换芯片,通过对FPGA内嵌的吉比特收发器的合理配置,以及在去斜移电路中采用滑动窗口生成器和共用窗口比较器的方法节省了硬件资源;基于异或定位原理,采用二分查找法大大提高了帧同步电路的速度.自制的12通道垂直腔面发射激光器(VCSEL)的工作速率达到了12×3.318Gbps.利用Agilent 81250误码仪,通过并行光发射/接收模块和7米长的12芯多模带状光纤,成功实现了SDH STM256/OC768的点到点测试,连续两小时的测试结果表明,系统误码率小于10-12,满足设计要求.

关键词：甚短距离光传输垂直腔面发射激光器去斜移帧同步误码率

在线全文

学校读者我要写书评

暂无评论

基于预测模式蚁群优化的传感网节能路由机制

传感技术学报 2010年第5期23卷 701-707页

作者：黄如苗澎陈志华华东理工大学信息科学与工程学院上海200237 东南大学射频与光电集成电路研究所南京210096

面向传感器网络中时间序列数据的时域关联性特征,针对网内数据流量不均衡分布模式所导致的传输能耗漏斗效应问题,提出了基于预测模式的能量感知数据路由机制。机制的设计结合了蚁群优化机理自适应网络状况动态性的优势和预测模型揭示数... 详细信息

面向传感器网络中时间序列数据的时域关联性特征,针对网内数据流量不均衡分布模式所导致的传输能耗漏斗效应问题,提出了基于预测模式的能量感知数据路由机制。机制的设计结合了蚁群优化机理自适应网络状况动态性的优势和预测模型揭示数据流量变化规律的优势,通过将节点负载因子引入蚁群优化算法中启发式因子的构造和局部信息素更新规则的设计,赋予蚂蚁代理在路由解空间探索中预知网络局域能量状况的能力,提高了数据路由构建的自适应性和能量均衡性。实验表明,论文提出的面向预测模式的路由机制,通过引入蚁群优化机理和挖掘数据内涵的时域关联性,有效降低和均衡了数据路由能耗。

关键词：传感器网络预测模式蚁群优化数据路由节能机制

并行DSP开发系统在SAR成像算法应用中的研究

在线全文

学校读者我要写书评

暂无评论

并行DSP开发系统在SAR成像算法应用中的研究

作者：苗澎南京航空航天大学

学位级别：硕士

以数字信号处理器(DSP)为基础的数字信号处理技术正在迅猛发展，现已广泛应用于图像处理技术、控制和通信等许多新技术领域。以美国AD公司的ADSP21060-SHARC(超级哈佛结构计算机)系列并行32位浮点DSP构成的分布式并行系统和共享总线式... 详细信息

以数字信号处理器(DSP)为基础的数字信号处理技术正在迅猛发展，现已广泛应用于图像处理技术、控制和通信等许多新技术领域。以美国AD公司的ADSP21060-SHARC(超级哈佛结构计算机)系列并行32位浮点DSP构成的分布式并行系统和共享总线式并行系统，可以满足综合孔径雷达(SAR)应用领域的信号处理任务。在本文中，详细讨论了SAR旁视二维可分离和距离-多普勒算法以及对多片信号处理器SHARC实现这两种算法进行了研究。第一章详细讨论了旁视二维可分离和距离-多普勒算法，给出了算法实现流程图。这也是硬件实现的理论基础。第二章中介绍了达林顿PCI板开发系统的软硬件开发环境、应用程序开发及调试步骤。第三章制定了在开发板上实现这两种算法的实施方案。结合现有的硬件资源如何进行高效开发。利用现有资源实现不同处理方案，并给出了处理结果。第四章提出了进一步提高系统运行效率的措施。详细介绍了用WDM设备驱动程序设计把计算机内存作为系统外设进行开发的步骤。进而SHARC可以通过PCI总线访问外设，充分发挥系统的效率。对于本文工作的总结，已在结束语中说明。另外，还指出了需要进一步研究和解决的问题。在本文的基础上，为实验室今后发展雷达实时信号处理机积累了一定的经验。

关键词：合成孔径雷达数字信号处理 SHARC ADSP21060 达林顿PCI板 WDM设备驱动

基于FPGA的10Gbit/s伪随机序列测试装置(英文)

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

Journal of Southeast University(English Edition) 2007年第4期23卷 516-519页

作者：苗澎王志功东南大学射频与光电集成电路研究所南京210096

介绍了一种基于FPGA的可编程SONET OC-192 10Gbit/s伪随机序列发生器和比特间插入奇偶校验码BIP-8的误码测试仪.该误码测试仪为并行反馈结构,可生成PRBS序列长度为27-1,210-1,215-1,223-1和231-1,通过SFI-4接口,采用10Gbit/s收发一体光... 详细信息

介绍了一种基于FPGA的可编程SONET OC-192 10Gbit/s伪随机序列发生器和比特间插入奇偶校验码BIP-8的误码测试仪.该误码测试仪为并行反馈结构,可生成PRBS序列长度为27-1,210-1,215-1,223-1和231-1,通过SFI-4接口,采用10Gbit/s收发一体光模块,其工作速率可达10Gbit/s.在OC-192帧同步调整电路中,采用STM-64/OC192二分查找法的帧同步法,显著提高了帧同步速度并减少了帧同步逻辑的复杂度.该系统可作为一种低成本的测试仪评估OC-192设备与器件,以取代昂贵的商用PRBS测试仪.

关键词：比特间插误码同步数字体系成帧器现场可编程逻辑阵列伪随机序列

40Gbit/s甚短距离光传输系统发送模块的设计与实现

在线全文

学校读者我要写书评

暂无评论

东南大学学报（自然科学版） 2009年第4期39卷 656-661页

作者：徐捷胡庆生许多苗澎东南大学射频与光电集成电路研究所南京210096

采用Altera公司的StratixⅡGX FPGA,实现40Gbit/s甚短距离光传输系统发送模块,重点阐述了16∶12转换器芯片的设计.首先基于高速收发器设计高速接口:在接收端采用2种方法实现SFI-5接口的17路数据相位对齐;在发送端由片外时钟驱动发送锁相... 详细信息

采用Altera公司的StratixⅡGX FPGA,实现40Gbit/s甚短距离光传输系统发送模块,重点阐述了16∶12转换器芯片的设计.首先基于高速收发器设计高速接口:在接收端采用2种方法实现SFI-5接口的17路数据相位对齐;在发送端由片外时钟驱动发送锁相环,同时增加同步措施,以满足高速收发器时钟管理单元对跨时钟域数据传输的要求,保证收发器的稳定工作.在此基础上,设计出便于后续测试的转换芯片时钟网络.同时设计出基于SDH的帧同步电路、去斜移电路和16∶12映射模块,实现数据从SFI-5接口向VSR-5接口的转换;其中去斜移电路能够动态地去除512bits的斜移量.在SignaltapⅡ下的测试结果验证了时序的正确性,误码率也符合小于10-12的设计指标.

关键词：甚短距离高速收发器 16∶12转换器帧同步去斜移

10Gbit/s甚短距离并行光传输模块与实验系统

在线全文

学校读者我要写书评

暂无评论

电子学报 2007年第2期35卷 304-306页

作者：苗澎王志功李彧东南大学射频与光电集成电路研究所江苏南京210096

介绍符合OIF-VSR4-03.0规范的10Gbit/s甚短距离(VSR)实验系统研究.该系统由16×622Mbit/s到4×2.488Gbit/s转换集成电路、自制12通道850nm垂直腔面发射激光器(VCSEL)并行光发射模块和商用12通道并行接收光模块构成.用一片FPGA实现转换... 详细信息

介绍符合OIF-VSR4-03.0规范的10Gbit/s甚短距离(VSR)实验系统研究.该系统由16×622Mbit/s到4×2.488Gbit/s转换集成电路、自制12通道850nm垂直腔面发射激光器(VCSEL)并行光发射模块和商用12通道并行接收光模块构成.用一片FPGA实现转换芯片的全部功能,采用基于二分查找法的SDH STM-64/OC192并行帧对齐及同步算法,大大提高了转换芯片的工作速度和节省了逻辑资源,自制12通道VCSEL并行发射模块工作速率达到12×2.488Gbit/s的设计指标.在SDH STM-64/OC192 10Gbit/s测试仪点到点的传输系统测试中,采用5米的12芯400MHz.km 62.5μm多模带状光纤互联,系统误码率低于1×10-14.

关键词：甚短距离并行光传输模块转换集成电路同步数字体系