检索结果-南通市图书馆

A 10-bit column-parallel cyclic ADC for high-speed CMOS image sensors

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

Journal of Semiconductors 2013年第8期34卷 177-182页

作者：韩烨李全良石匆吴南健 State Key Laboratory of Superlattices and Microstructures Institute of SemiconductorsChinese Academy of Sciences

This paper presents a high-speed column-parallel cyclic analog-to-digital converter（ADC） for a CMOS image sensor.A correlated double sampling（CDS） circuit is integrated in the ADC,which avoids a stand-alone CDS circuit *** offset cancellation technique is also introduced,which reduces the column fixed-pattern noise（FPN） *** single channel ADC with an area less than 0.02 mm^2 was implemented in a 0.13μm CMOS image sensor *** resolution of the proposed ADC is 10-bit,and the conversion rate is 1.6 MS/s. The measured differential nonlinearity and integral nonlinearity are 0.89 LSB and 6.2 LSB together with CDS, *** power consumption from 3.3 V supply is only 0.66 *** array of 48 10-bit column-parallel cyclic ADCs was integrated into an array of CMOS image sensor *** measured results indicated that the ADC circuit is suitable for high-speed CMOS image sensors.

关键词： CMOS image sensor column-parallel cyclic ADC correlated double sampling offset cancellation

A compact PE memory for vision chips

在线全文

学校读者我要写书评

暂无评论

Journal of Semiconductors 2014年第9期35卷 104-110页

作者：石匆陈哲杨杰吴南健王志华 State Key Laboratory of Superlattices and Microstructures Institute of Semiconductors Chinese Academy of Sciences Department of Electronic Engineering Tsinghua University Institute of Microelectronics Tsinghua University

This paper presents a novel compact memory in the processing element （PE） for single-instruction multiple-data （SIMD） vision chips. The PE memory is constructed with 8×8 register cells, where one latch in the slave stage is shared by eight latches in the master stage. The memory supports simultaneous read and write on the same address in one clock cycle. Its compact area of 14.33 μm^2/bit promises a higher integration level of the processor. A prototype chip with a 64×64 PE array is fabricated in a UMC 0.18 μm CMOS technology. Five types of the PE memory cell structure are designed and compared. The testing results demonstrate that the proposed PE memory architecture well satisfies the requirement of the vision chip in high-speed real-time vision applications, such as 1000 fps edge extraction.

关键词： vision chip PE memory architecture SIMD edge extraction

一种基于多级并行处理器的高速实时手势识别及指尖轨迹追踪系统

在线全文

学校读者我要写书评

暂无评论

微电子学与计算机 2013年第12期30卷 90-96页

作者：龙希田石匆杨杰吴南健中国科学院半导体研究所超晶格国家重点实验室北京100083

提出一种基于多级并行处理器的实时手势识别及指尖轨迹追踪系统.该系统包含64×64处理单元(PE)阵列,64个简化精简指令集(RISC)构架的协处理器组,以及一个RISC微处理器.PE阵列实现对原始图像数据的噪声消除、平滑滤波、形态学处理等预处... 详细信息

提出一种基于多级并行处理器的实时手势识别及指尖轨迹追踪系统.该系统包含64×64处理单元(PE)阵列,64个简化精简指令集(RISC)构架的协处理器组,以及一个RISC微处理器.PE阵列实现对原始图像数据的噪声消除、平滑滤波、形态学处理等预处理,协处理器组用于完成对预处理后图像的特征统计、提取,RISC中央处理器则用于对整个系统进行控制,完成复杂的数学运算,以及与系统外界进行交互的工作.该系统使用FPGA实现.由于采用多级并行处理器构架,使系统的运算处理能力大大提高.试验结果表明,本系统具有良好的鲁棒性,并且满足实时手势识别、指尖轨迹追踪的要求.

关键词：手势识别指尖追踪 FPGA并行精简指令集

A reconfigurable 256×256 image sensor controller that is compatible for depth measurement

在线全文

学校读者我要写书评

暂无评论

Journal of Semiconductors 2014年第10期35卷 126-131页

作者：陈哲底杉石匆刘力源吴南健 State Key Laboratory for Superlattices and Microstructures Institute of Semiconductors Chinese Academy of Sciences

This paper presents an image sensor controller that is compatible for depth measurement, which is based on the continuous-wave modulation time-of-flight technology. The image sensor controller is utilized to generate reconfigurable control signals for a 256 × 256 high speed CMOS image sensor with a conventional image sensing mode and a depth measurement mode. The image sensor controller generates control signals for the pixel array to realize the rolling exposure and the correlated double sampling functions. An refined circuit design technique in the logic level is presented to reduce chip area and power consumption. The chip, with a size of 700 × 3380 μm2, is fabricated in a standard 0.18 μm CMOS image sensor process. The power consumption estimated by the synthesis tool is 65 mW under a 1.8 V supply voltage and a 100 MHz clock frequency. Our test results show that the image sensor controller functions properly.

关键词： CMOS image sensor depth measurement time-of-flight

基于仿生运动能量特征的光流计算芯片设计综述

在线全文

学校读者我要写书评

暂无评论

微纳电子与智能制造 2019年第3期1卷 141-150页

作者：何俊贤黄进国石匆重庆大学微电子与通信工程学院重庆400044

简述了基于仿生视觉运动能量特征进行光流估计的原理,分析了已有的各种模型和算法,总结了以往基于运动能量特征的光流计算芯片设计的相关工作,其中重点介绍了一款基于全数字电路处理的仿生光流估计片上系统。该仿生系统从算法理论和硬... 详细信息

简述了基于仿生视觉运动能量特征进行光流估计的原理,分析了已有的各种模型和算法,总结了以往基于运动能量特征的光流计算芯片设计的相关工作,其中重点介绍了一款基于全数字电路处理的仿生光流估计片上系统。该仿生系统从算法理论和硬件电路两方面进行协同优化设计。算法流程包括纹理增强,基于空间-时间联合滤波的运动能量特征提取,以及速度合成3个阶段,分别对应模拟了人类视觉系统中视网膜、视皮层V1区、视皮层V5/MT区与运动感知相关的各种神经元功能。为实时实现该算法,对应的片上系统硬件架构采用了帧级、像素流级和电路级3级流水线机制,并包含多个并行处理阵列以加快处理速度。阵列处理单元电路进行了优化设计,以减少硬件成本开销。基于Zynq-7020低成本FPGA平台实现了该仿生光流计算片上系统原型,每秒可实时估算30帧、每帧160×120个像素点的运动速度,平均误差小于0.5个像素。最后简单分析了限制目前基于仿生运动能量特征的光流计算系统准确度的关键因素,介绍了初步的解决方案,给出了未来该领域研究发展的方向。

关键词：光流估计仿生视觉运动能量片上系统

在线全文

学校读者我要写书评

暂无评论

功率门控技术中的分簇算法和控制电路

微处理机 2009年第5期30卷 31-34,38页

作者：张利地肖立伊石匆哈尔滨工业大学微电子中心哈尔滨150001

在当前的CMOS集成电路设计中,利用功率门控技术来降低静态功耗已经成为一种趋势。功率门控技术中,对电路进行分簇的算法和用来生成门控信号的控制电路是主要的设计部分。采用基于门的最大电流进行分簇的BOIG(Based on IMAXof Gate)算法... 详细信息

在当前的CMOS集成电路设计中,利用功率门控技术来降低静态功耗已经成为一种趋势。功率门控技术中,对电路进行分簇的算法和用来生成门控信号的控制电路是主要的设计部分。采用基于门的最大电流进行分簇的BOIG(Based on IMAXof Gate)算法和基于时间的功率门控控制电路,对ISCAS85系列的C432电路和ISCAS89系列的S1238电路进行了功率门控,并在性能、功耗和面积等方面进行了分析。结果表明,在满足性能的要求下,功耗降低了80%以上,面积有所增加。

关键词：功率门控技术 BOIG算法控制电路

在线全文

学校读者我要写书评

暂无评论

物端神经形态类脑芯片设计综述

微纳电子与智能制造 2022年第3期4卷 19-30页

作者：钟正青王腾霄刘力源吴南健田敏石匆重庆大学微电子与通信工程学院重庆400044 中国科学院半导体研究所北京100083

本文简述目前物端神经形态类脑芯片设计的研究现状,首先回顾了目前已发表的神经形态类脑芯片,总结了其特点和局限性,然后简要介绍了脉冲神经网络的基础知识,包括脉冲神经网络的经典神经元模型、网络拓扑结构以及仿生学习算法。接下来重... 详细信息

本文简述目前物端神经形态类脑芯片设计的研究现状,首先回顾了目前已发表的神经形态类脑芯片,总结了其特点和局限性,然后简要介绍了脉冲神经网络的基础知识,包括脉冲神经网络的经典神经元模型、网络拓扑结构以及仿生学习算法。接下来重点介绍了目前最新发表的片上实时强化学习物端类脑芯片、片上三重类脑学习物端类脑芯片、视觉压缩感知识别物端类脑芯片以及片上多层脉冲神经网络(spiking neural network,SNN)学习物端类脑芯片4款物端神经形态类脑芯片的算法优化方案、芯片架构和电路设计、以及现场可编程门阵列(field programmable gate array,FPGA)原型或实际制造芯片测试结果。所介绍的神经形态类脑芯片均具备片上实时学习功能,且在各类基准数据集上都实现了较高的识别准确率。同时,提出的芯片架构均为较低成本,能达到相对较高的处理速度,同时还具有较为灵活的可扩展性和可配置性,能够适用于不同的物端智能应用场景,为目前研究领域面临的挑战提供了可行的解决方案。最后指出了目前物端神经形态类脑芯片设计领域发展中的核心瓶颈,并介绍了初步的解决方案。未来将围绕这些方向开展研究,设计新一代高性能物端神经形态类脑芯片。

关键词：类脑芯片脉冲神经网络神经形态芯片片上学习类脑计算

开放大学政法类专业课程思政元素挖掘与资源建设

在线全文

学校读者我要写书评

暂无评论

科学咨询(教育科研) 2024年第07期 161-164页

作者：王匆西安开放大学

开放教育作为国家终身教育体系的重要组成部分，承担着培养适应时代发展要求的高素质职业应用型人才的重任。将培育和践行社会主义核心价值观作为开放教育思想政治工作的中心环节，是办好中国特色社会主义开放大学的首要任务。政法类专... 详细信息

开放教育作为国家终身教育体系的重要组成部分，承担着培养适应时代发展要求的高素质职业应用型人才的重任。将培育和践行社会主义核心价值观作为开放教育思想政治工作的中心环节，是办好中国特色社会主义开放大学的首要任务。政法类专业教师应通过挖掘政法类3个专业(法学、行政管理、社会工作)中蕴含的丰富的育人元素、提高政法类专业课程资源的质量、搭建不同类型的课程思政案例库、积累教育教学成果资源等方式，实现开放教育“创优提质”，以达到培养职业应用型人才的育人目标。

关键词：开放教育政法类专业课程思政资源建设

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

石泉县果树病虫害绿色防控措施、问题及对策

基层农技推广 2024年第3期 112-114页

作者：郭昇赵匆石泉县农业技术推广站陕西安康725200

随着经济的发展和人民生活水平的不断提高,消费者越来越追求生态、绿色、高品质的水果。但目前市场上高品质水果较为稀缺,实施果树绿色防控技术不仅能防止病虫害规模性暴发、减少水果化学农药残留,还能有效提升果品品质、促进水果产业... 详细信息

随着经济的发展和人民生活水平的不断提高,消费者越来越追求生态、绿色、高品质的水果。但目前市场上高品质水果较为稀缺,实施果树绿色防控技术不仅能防止病虫害规模性暴发、减少水果化学农药残留,还能有效提升果品品质、促进水果产业发展。通过对陕西省石泉县蜂糖李、桃、猕猴桃等水果种植基地进行实地调研和座谈交流,分析总结了石泉县果树病虫害绿色防控措施和绿色防控技术推广存在的主要问题,并提出强化涉农经营主体绿色防控理念、建设绿色防控专业人才队伍、推行统防统治抓点示范、加大相关惠农政策补贴力度是推广果树病虫害绿色防控技术的关键举措,为促进陕南果农增收致富、巩固脱贫攻坚成果、助推水果产业高质量发展、加快乡村振兴步伐做出积极贡献。

关键词：石泉县果树病虫害绿色防控问题对策