检索结果-南通市图书馆

2.45GHz RFID标签设计与实现关键技术研究

在线全文

学校读者我要写书评

暂无评论

微电子学与计算机 2013年第8期30卷 147-150页

作者：陈许建白创彭浩戴葵邹雪城华中科技大学武汉集成电路设计工程技术研究中心湖北武汉430074

提出了工作在2.45GHz下的无源RFID标签芯片的实现方法.给出了整体模拟部分包括倍压电路、限压电路、解调、上电复位、稳压电路、振荡器等实现电路结构.最终给出了整体芯片各模块的功耗电流,总体功耗电流仅为2.3μA,在Hejian 0.18μm CMO... 详细信息

提出了工作在2.45GHz下的无源RFID标签芯片的实现方法.给出了整体模拟部分包括倍压电路、限压电路、解调、上电复位、稳压电路、振荡器等实现电路结构.最终给出了整体芯片各模块的功耗电流,总体功耗电流仅为2.3μA,在Hejian 0.18μm CMOS Mix-signal工艺下实现了整体电路设计.

关键词： 2 45GHz RFID 无源标签芯片设计

在线全文

学校读者我要写书评

暂无评论

半全局立体匹配算法的改进研究

机械与电子 2022年第11期40卷 3-8,14页

作者：白创许百灵长沙理工大学物理与电子科学学院湖南长沙410114

针对半全局立体匹配中单一Census精度不足且边缘区域视差效果较差的问题,提出一种基于颜色差信息BTCensus和加入分割约束的半全局匹配算法。首先该算法采用联合三通道BT算法和Census变换的计算方式实现代价计算,缓解重复纹理歧义并提高... 详细信息

针对半全局立体匹配中单一Census精度不足且边缘区域视差效果较差的问题,提出一种基于颜色差信息BTCensus和加入分割约束的半全局匹配算法。首先该算法采用联合三通道BT算法和Census变换的计算方式实现代价计算,缓解重复纹理歧义并提高不连续区域匹配精度;同时将图像分割得到的场景信息作为约束对代价聚合函数进行改进,保证割块内部的纹理平滑,提高边界纹理区域的匹配精度;最后引入图像分割信息进行分步中值滤波,平滑视差图。实验表明,该算法在重复纹理区域、视差不连续区域和弱纹理区域都取得了较好的视差效果,可获得高匹配率的视差图。

关键词：双目视觉半全局立体匹配 Census变换图像分割

一种新的2.45GHz频率综合器设计与实现

在线全文

学校读者我要写书评

暂无评论

微电子学与计算机 2014年第7期31卷 52-57页

作者：马硝霞万美琳白创戴葵华中科技大学光学与电子信息学院湖北武汉430074

提出了一种新的基于数字FLL的高速、低功耗2.45GHz频率综合器结构,它由鉴频器、数字控制电路、电流控制振荡器组成.它采用高速鉴频器对振荡器输出信号计数实现鉴频,数字控制电路根据鉴频结果调节振荡器输出信号频率来实现输出信号频率... 详细信息

提出了一种新的基于数字FLL的高速、低功耗2.45GHz频率综合器结构,它由鉴频器、数字控制电路、电流控制振荡器组成.它采用高速鉴频器对振荡器输出信号计数实现鉴频,数字控制电路根据鉴频结果调节振荡器输出信号频率来实现输出信号频率与目标频率的锁定.高速分频器基于异步计数结构,降低了内部模块工作频率,使得系统性能稳定;数字控制电路采用逐次逼近算法,使得锁定速度快;基于差分电流饥饿延迟单元的电流控制振荡器采用电流-电容双控模式,使得输出频率调节范围宽、精度高.该电路结构简单,易于实现,版图面积为13 200μm2.在0.18μm工艺下,仿真结果显示,其锁定时间为14μs;输出频率调节范围为1~4.5GHz;输出频率锁定2.450GHz;功耗为4.622mW.

关键词：电流控制振荡器差分电流饥饿型延迟单元鉴频器真单相时钟触发器逐次逼近

在线全文

学校读者我要写书评

暂无评论

球栅阵列封装板级跌落试验与有限元分析

中国科技论文 2014年第8期9卷 961-964页

作者：陈霞袁国政白创杨雪霞树学峰太原理工大学应用力学与生物医学工程研究所太原030024

通过板级跌落试验研究球栅阵列(BGA)封装在冲击脉冲下的动态响应和失效模式,并运用有限元软件ABAQUS对跌落过程进行模拟。模拟计算结果与实验结果一致,应力最大值出现在最外围拐角焊点与印刷电路板PCB侧焊盘的连接处,剥离应力是导致焊... 详细信息

通过板级跌落试验研究球栅阵列(BGA)封装在冲击脉冲下的动态响应和失效模式,并运用有限元软件ABAQUS对跌落过程进行模拟。模拟计算结果与实验结果一致,应力最大值出现在最外围拐角焊点与印刷电路板PCB侧焊盘的连接处,剥离应力是导致焊点裂纹萌生、扩展最终完全断裂的主要原因。此外,研究了外围尺寸相同的3种不同焊点分布对PCB挠度和最外围拐角焊点剥离应力的影响,结果表明:焊点分布对PCB挠度影响较小;外围焊点分布密度显著影响最外围拐角焊点的剥离应力。

关键词：跌落试验动态响应有限元分析焊点分布

在线全文

学校读者我要写书评

暂无评论

基于BP神经网络的人脸识别系统研究

智能计算机与应用 2018年第3期8卷 57-60页

作者：陈翔白创黄跃俊长沙理工大学物理与电子科学学院长沙410114

本文设计了一种基于BP神经网络的人脸识别系统,并对其进行了性能分析。该系统首先利用离散小波变换获取包含人脸图像大部分原始信息的低频分量,对图像数据进行降维;再由PCA算法对人脸图像进行主成分特征提取,进一步降低图像数据的处理量... 详细信息

本文设计了一种基于BP神经网络的人脸识别系统,并对其进行了性能分析。该系统首先利用离散小波变换获取包含人脸图像大部分原始信息的低频分量,对图像数据进行降维;再由PCA算法对人脸图像进行主成分特征提取,进一步降低图像数据的处理量;最后使用经过训练后的BP神经网络对待测人脸进行分类识别。详细介绍了离散小波变换、PCA特征提取以及BP神经网络分类设计。通过系统仿真实验与分析发现:人脸特征的提取是该系统的关键;同时,由于人脸灰度信息的统计特征与有监督训练BP神经网络分类器,使该系统只在固定类别,并且光照均匀的人脸识别应用场景中具有较高的识别准确率。因此,很难在复杂环境中应用。

关键词：人脸识别人工神经网络离散小波变换 PCA BP神经网络

在线全文

学校读者我要写书评

暂无评论

压铆连接的成形原理及应用

机械研究与应用 2004年第3期17卷 38-39页

作者：邵兵白创明杨得寿兰州理工大学机电学院甘肃兰州730050 兰炼仪表厂甘肃兰州730060

叙述压铆连接的成形原理及工艺过程 ,分析压铆圆点的组织性能 ,并以洗衣机铝箱体的模具设计为例。

关键词：压铆连接原理应用

基于改进的Smith预估器的长时滞系统控制

在线全文

学校读者我要写书评

暂无评论

长沙理工大学学报（自然科学版） 2022年第3期19卷 122-128页

作者：谭勋琼李斯敏白创长沙理工大学物理与电子科学学院湖南长沙410114

【目的】解决长时滞控制系统中普遍存在的响应延时问题,改善长时滞系统的性能。【方法】基于自动控制原理及反馈控制理论,建立长时滞系统模型;对Smith预估器进行细致研究,对其内部滤波器及控制器进行相应的改进。【结果】改进后的Smith... 详细信息

【目的】解决长时滞控制系统中普遍存在的响应延时问题,改善长时滞系统的性能。【方法】基于自动控制原理及反馈控制理论,建立长时滞系统模型;对Smith预估器进行细致研究,对其内部滤波器及控制器进行相应的改进。【结果】改进后的Smith预估器缩短了长时滞控制系统的响应时间,提高了整个控制系统的鲁棒性和抗干扰性;相比于其他传统控制系统,新的控制系统具有明显的优势。【结论】改进的Smith预估器降低了时滞现象对于控制系统的影响,为长时滞系统的控制提供了新的解决思路。

关键词： Smith预估器长时滞系统响应延时鲁棒性抗干扰性

同方期刊数据库

在线全文

学校读者我要写书评

暂无评论

一种宽延时范围的压控延时线电路

中国集成电路 2024年第6期33卷 61-66,89页

作者：吴贵洲谭勋琼白创长沙理工大学物理与电子科学学院

为改善压控延时线(voltage control delay line,VCDL)的延时性能,用于满足延时锁相环(delay locked loop,DLL)在不同频率时钟下的工作需求,设计并实现了一种宽延时范围的压控延时线电路。该电路通过在偏置电路增加多条配置路径生成宽范... 详细信息

为改善压控延时线(voltage control delay line,VCDL)的延时性能,用于满足延时锁相环(delay locked loop,DLL)在不同频率时钟下的工作需求,设计并实现了一种宽延时范围的压控延时线电路。该电路通过在偏置电路增加多条配置路径生成宽范围输出电流,增大基本延时单元充放电电流的范围;通过在基本延迟单元增加一个可选电容负载,进一步拓宽延迟时间范围。基于40nm CMOS工艺和1.1 V电源电压进行仿真,VCDL所占物理版图面积为0.004mm2。版图后仿真结果表明该VCDL能提供2.2~391ns的延迟,使得DLL可以工作在3~400MHz的输入频率范围。通过引入可配置结构的VCDL,为宽锁定范围的DLL系统提供了新的解决思路。

关键词：压控延时线延时性能延时锁相环延时时间范围可配置

RISC-V随机化过程的抗功耗分析攻击设计

在线全文

学校读者我要写书评

暂无评论

单片机与嵌入式系统应用 2023年第7期23卷 3-7页

作者：白创肖鸣松童元满长沙理工大学物理与电子科学学院长沙410114 深圳市安信智控科技有限公司

提出了一种基于随机化过程来抵御功耗分析攻击的方法。该随机化过程综合采用3种手段:在指令执行过程中,随机生成并插入与上一条真实指令相似的虚拟指令,使得插入的随机功耗与上条真实指令相近以避免被准确分析功耗;在指令执行、写回阶... 详细信息

提出了一种基于随机化过程来抵御功耗分析攻击的方法。该随机化过程综合采用3种手段:在指令执行过程中,随机生成并插入与上一条真实指令相似的虚拟指令,使得插入的随机功耗与上条真实指令相近以避免被准确分析功耗;在指令执行、写回阶段插入一个随机延时来混淆指令执行时间以避免被准确定位;通过4种不同频率的时钟随机切换来对系统时钟进行扰乱以混淆瞬时功耗。基于CV32E40P处理器实现了该方法并通过相关功耗分析攻击进行实验,实验结果表明得到的最高相关性系数为0.139,比原处理器低0.641,该方法大大提高了处理器的抗功耗分析攻击能力。

关键词： CV32E40P 功耗分析攻击 RISC-V 相关性系数

维普期刊数据库博看期刊