检索结果-南通市图书馆

面向DVB-S2标准LDPC码的高效编码结构

在线全文

学校读者我要写书评

暂无评论

电子与信息学报 2016年第7期38卷 1781-1787页

作者：兰亚柱杨海钢林郁伸国科学院电子学研究所可编程芯片与系统研究室北京100190 中国科学院大学北京100049

面向DVB-S2标准LDPC码,该文旨在实现一种基于FPGA的高效编码结构,提出一种快速流水线并向递归编码算法,可以显著提高编码数据信息吞吐率。同时,通过并向移位运算和并向异或运算的处理结构计算编码中间变量及校验位信息,在提高编码并行... 详细信息

面向DVB-S2标准LDPC码,该文旨在实现一种基于FPGA的高效编码结构,提出一种快速流水线并向递归编码算法,可以显著提高编码数据信息吞吐率。同时,通过并向移位运算和并向异或运算的处理结构计算编码中间变量及校验位信息,在提高编码并行度的同时可有效减少存储资源的消耗。此外,针对动态自适应编码的情况优化了LDPC码编码存储结构,有效复用了数据存储单元和RAM地址发生器,进一步提高FPGA的硬件逻辑资源利用率。针对DVB-S2标准LDPC码,基于Stratix IV系列FPGA的验证结果表明,所提编码结构在系统时钟为126.17 MHz时,编码数据信息吞吐率达20 Gbps以上。

关键词： LDPC码编码结构 DVB-S2标准 FPGA

高吞吐率双模浮点可重构FFT处理器设计实现

在线全文

学校读者我要写书评

暂无评论

电子与信息学报 2018年第12期40卷 3042-3050页

作者：魏星黄志洪杨海钢中国科学院电子学研究所北京100190 中国科学院大学北京100190

高吞吐浮点可灵活重构的快速傅里叶变换(FFT)处理器可满足尖端雷达实时成像和高精度科学计算等多种应用需求。与定点FFT相比,浮点运算复杂度更高,使得浮点型FFT的运算吞吐率与其实现面积、功耗之间的矛盾问题尤为突出。鉴于此,为降低运... 详细信息

高吞吐浮点可灵活重构的快速傅里叶变换(FFT)处理器可满足尖端雷达实时成像和高精度科学计算等多种应用需求。与定点FFT相比,浮点运算复杂度更高,使得浮点型FFT的运算吞吐率与其实现面积、功耗之间的矛盾问题尤为突出。鉴于此,为降低运算复杂度,首先将大点数FFT分解成若干个小点数基2k级联子级实现,提出分别针对128/256/512/1024/2048点FFT的优化混合基算法。同时,结合所提出同时支持单通道单精度和双通道半精度两种浮点模式的新型融合加减与点乘运算单元,首次提出一款高吞吐率双模浮点可变点FFT处理器结构,并在28 nm标准CMOS工艺下进行设计并实现。实验结果表明,单通道单精度和双通道半精度浮点两种模式下的运算吞吐率和输出平均信号量化噪声比分别为3.478 GSample/s, 135 dB和6.957 GSample/s, 60 dB。归一化吞吐率面积比相比于现有其他浮点FFT实现可提高约12倍。

关键词：快速傅里叶变换双模浮点混合基融合运算单元

在线全文

学校读者我要写书评

暂无评论

CMOS差分电感和串联电感对的建模与分析

电子与信息学报 2009年第5期31卷 1264-1267页

作者：潘杰杨海钢杨立吾中国科学院电子学研究所北京100190 中国科学院研究生院北京100049 中芯国际集成电路制造有限公司射频应用和设计支持部上海201203

该文分析了基于中芯国际0.18μmCMOS工艺的差分电感和串联电感对,提出了电感在射频CMOS差分电路中的应用原则。研究了串联电感对之间的串扰效应,并提出了能准确反映互感效应、衬底容性损耗效应以及线圈间容性耦合的完整串扰模型。最后,... 详细信息

该文分析了基于中芯国际0.18μmCMOS工艺的差分电感和串联电感对,提出了电感在射频CMOS差分电路中的应用原则。研究了串联电感对之间的串扰效应,并提出了能准确反映互感效应、衬底容性损耗效应以及线圈间容性耦合的完整串扰模型。最后,通过对一组变间距的电感对进行测量分析,验证了该模型的准确性和适用性。

关键词： CMOS 差分电感串联电感对串扰互感衬底容性损耗

在线全文

学校读者我要写书评

暂无评论

交织结构的耐单粒子瞬变压控振荡器

国防科技大学学报 2018年第2期40卷 97-102页

作者：韦援丰杨海钢李天文中国科学院电子学研究所北京100190 中国科学院大学北京100049

为提高辐照环境下振荡器工作的可靠性,提出一种交织结构的抗辐照设计加固压控振荡器(Voltage-Controlled Oscillator,VCO),该VCO由采用交织结构的延时单元构成,该延时单元支持多数表决功能,可以抑制单粒子瞬变的影响;该VCO环路中无须引... 详细信息

为提高辐照环境下振荡器工作的可靠性,提出一种交织结构的抗辐照设计加固压控振荡器(Voltage-Controlled Oscillator,VCO),该VCO由采用交织结构的延时单元构成,该延时单元支持多数表决功能,可以抑制单粒子瞬变的影响;该VCO环路中无须引入额外的专用表决模块,可以产生均匀的多相位输出。所提出的加固差分VCO是基于130 nm体硅互补金属氧化物半导体工艺设计的。模拟结果表明,所设计的加固VCO在100 fC^800 fC沉积电荷量的轰击范围内,其所产生的最大相位偏移不超过0.35 rad。

关键词：抗辐照设计加固交织结构单粒子瞬变压控振荡器

三维集成电路中硅通孔缺陷建模及自测试/修复方法研究

在线全文

学校读者我要写书评

暂无评论

电子与信息学报 2012年第9期34卷 2247-2253页

作者：余乐杨海钢谢元禄张甲张春红韦援丰中国科学院电子学研究所北京100190 中国科学院研究生院北京100049

硅通孔(Through Silicon Via,TSV)是3维集成电路(3D IC)进行垂直互连的关键技术,而绝缘层短路缺陷和凸点开路缺陷是TSV两种常见的失效形式。该文针对以上两种典型缺陷建立了TSV缺陷模型,研究了侧壁电阻及凸点电阻与TSV尺寸之间的关系,... 详细信息

硅通孔(Through Silicon Via,TSV)是3维集成电路(3D IC)进行垂直互连的关键技术,而绝缘层短路缺陷和凸点开路缺陷是TSV两种常见的失效形式。该文针对以上两种典型缺陷建立了TSV缺陷模型,研究了侧壁电阻及凸点电阻与TSV尺寸之间的关系,并提出了一种基于TSV缺陷电阻端电压的检测方法。同时,设计了一种可同时检测以上两种缺陷的自测试电路验证所提方法,该自测试电路还可以级联起来完成片内修复功能。通过分析面积开销可得,自测试/修复电路在3D IC中所占比例随CMOS/TSV工艺尺寸减小而减小,随TSV阵列规模增大而减小。

关键词： 3维集成电路硅通孔缺陷自测试扫描/修复链

在线全文

学校读者我要写书评

暂无评论

FPGA器件设计技术发展综述

电子与信息学报 2010年第3期32卷 714-727页

作者：杨海钢孙嘉斌王慰中国科学院电子学研究所中国科学院研究生院美国纽约州立大学

现场可编程门阵列(Field Programmable Gate Array,FPGA)作为一种可编程逻辑器件,在短短二十多年里从电子设计的外围器件逐渐演变为数字系统的核心,在计算机硬件、通信、航空航天和汽车电子等诸多领域有着广泛的应用。伴随着半导体工艺... 详细信息

现场可编程门阵列(Field Programmable Gate Array,FPGA)作为一种可编程逻辑器件,在短短二十多年里从电子设计的外围器件逐渐演变为数字系统的核心,在计算机硬件、通信、航空航天和汽车电子等诸多领域有着广泛的应用。伴随着半导体工艺技术的进步,FPGA器件的设计技术取得了飞跃性突破。该文在回顾FPGA发展历史的同时,对目前主流FPGA器件的前沿技术进行总结,并对新一代FPGA的发展前景进行展望。

关键词：现场可编程门阵列(FPGA) VLSI 可编程器件 CMOS

动态自适应低密度奇偶校验码译码器的FPGA实现

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

电子与信息学报 2015年第8期37卷 1937-1943页

作者：兰亚柱杨海钢林郁中国科学院电子学研究所可编程芯片与系统研究室北京100190 中国科学院大学北京100049

在复杂深空通信环境中，自适应能力的强弱对低密度奇偶校验（LDPC）码译码器能否保持长期稳定工作具有重要影响。该文通过对DVB—S2标准LDPC码译码器各功能模块的IP化设计，将动态自适应理论参数化映射到各功能模块中，实现动态自适应L... 详细信息

在复杂深空通信环境中，自适应能力的强弱对低密度奇偶校验（LDPC）码译码器能否保持长期稳定工作具有重要影响。该文通过对DVB—S2标准LDPC码译码器各功能模块的IP化设计，将动态自适应理论参数化映射到各功能模块中，实现动态自适应LDPC码译码器的设计。基于StratixIV系列FPGA的验证结果表明，动态自适应LDPC译码器可以满足不同码率码长及不同性能需求下的译码。同时，单译码通道可以保证译码数据信息吞吐率达到40．9-71．7Mbps。

关键词： LDPC码译码器动态自适应 DVB—S2标准 FPGA

一种适用于MEMS陀螺仪的高性能电容读出电路

在线全文

学校读者我要写书评

暂无评论

仪器仪表学报 2010年第4期31卷 937-943页

作者：吴其松杨海钢张翀尹韬中国科学院电子学研究所北京100190 中国科学院研究生院北京100049

针对音叉式体硅MEMS陀螺仪传感器,提出了一种新颖的电容读出电路结构,该结构对共模电压漂移不敏感,能消除电容不匹配引入的误差。相关双采样(CDS)技术有效降低了电路的低频噪声和电压失调的影响。采用了一种简化的微陀螺传感器仿真模型... 详细信息

针对音叉式体硅MEMS陀螺仪传感器,提出了一种新颖的电容读出电路结构,该结构对共模电压漂移不敏感,能消除电容不匹配引入的误差。相关双采样(CDS)技术有效降低了电路的低频噪声和电压失调的影响。采用了一种简化的微陀螺传感器仿真模型,用于读出电路与微传感器的联合仿真。读出电路在0.35μm2P4M标准CMOS工艺下设计流片,芯片面积为2.5mm×2.5mm,5V电源电压,电路工作在500kHz的时钟频率下,实现了1.5aF/Hz1/2的电容分辨率和大于100dB的动态范围。

关键词： MEMS陀螺仪电容读出电路相关双采样

在线全文

学校读者我要写书评

暂无评论

FPGA测试配置完备性的分析评价方法

计算机辅助设计与图形学学报 2011年第10期23卷 1672-1679页

作者：周发标杨海钢秋小强王飞中国科学院电子学研究所可编程芯片与系统研究室北京100190 中国科学院研究生院北京100049

测试配置开发是FPGA测试中的重要环节之一,为加快FPGA测试配置开发进程,提出一种基于配置词典的FPGA测试配置分析评价方法.首先建立FPGA基本可编程单元的配置词典,给出其完备测试需要的所有配置码;然后采用模板化的方法分析测试配置,计... 详细信息

测试配置开发是FPGA测试中的重要环节之一,为加快FPGA测试配置开发进程,提出一种基于配置词典的FPGA测试配置分析评价方法.首先建立FPGA基本可编程单元的配置词典,给出其完备测试需要的所有配置码;然后采用模板化的方法分析测试配置,计算测试配置对配置词典的覆盖率;最后根据计算的覆盖率评价测试配置的完备性.实验结果表明,文中方法能够正确地评价测试配置的完备程度,报告测试配置所有可测和不可测的FPGA资源;与故障仿真方法相比,该方法的时间复杂度从O(kpn2)减少到O(kn′),运行时间从数百小时缩短到几分钟,且运行时间独立于FPGA的阵列规模.

关键词： FPGA 测试覆盖率故障仿真测试配置