检索结果-南通市图书馆

建筑工程设计技术问答丛书供配电设计300问

在线全文

学校读者我要写书评

暂无评论

基于Spark的大数据访存行为跨层分析工具

丛书名：建筑工程设计技术问答丛书

2012年

作者：张伟功

来源：汇雅图书（南通市图书馆... 评论

在线全文

汇雅图书（南通市图书馆）

学校读者我要写书评

暂无评论

计算机研究与发展 2020年第6期57卷 1179-1190页

作者：许丹亚王晶王利张伟功首都师范大学信息工程学院北京100048 高可靠嵌入式技术北京市工程研究中心(首都师范大学) 北京100048 北京成像理论与技术高精尖创新中心(首都师范大学) 北京100048

大数据时代的到来为信息处理带来了新的挑战,内存计算方式的Spark显著提高了数据处理的性能.Spark的性能优化和分析可以在应用层、系统层和硬件层开展,然而现有工作都只局限在某一层,使得Spark语义与底层动作脱离,如操作系统参数对Spar... 详细信息

大数据时代的到来为信息处理带来了新的挑战,内存计算方式的Spark显著提高了数据处理的性能.Spark的性能优化和分析可以在应用层、系统层和硬件层开展,然而现有工作都只局限在某一层,使得Spark语义与底层动作脱离,如操作系统参数对Spark应用层的性能影响的缺失将使得大量灵活的操作系统配置参数无法发挥作用.针对上述问题,设计了Spark存储系统分析工具SMTT,打通了Spark层、JVM层和OS层,建立了上层应用程序的语义与底层物理内存信息的联系.SMTT针对Spark内存特点,分别设计了针对执行内存和存储内存的追踪方式.基于SMTT工具完成了对Spark迭代计算过程内存使用,以及跨越Spark,JVM和OS层的执行存储内存使用过程的分析,并以RDD为例通过SMTT分析了单节点和多节点情况下Spark中读和写操作比例,结果表明该工作为Spark内存系统的性能分析和优化提供了有力的支持.

关键词：大数据 Spark 内存管理跨层分析内存追踪

基于AMBA总线UART IP核的设计与实现

在线全文

学校读者我要写书评

暂无评论

计算机应用 2003年第z1期23卷 36-38页

作者：时晨张伟功西安微电子技术研究所陕西西安710054 西安电子科技大学陕西西安710075

在兼容于SPARC -V8体系结构的LS -FT32系统中 ,采用AMBA总线作为片上系统总线。为了与外部设备进行串行通讯 ,必须设计与AMBA总线接口的UART控制器。文中主要介绍了如何用硬件描述语言 (VHDL)来设计实现挂接在AMBAAPB总线上的UART ,以... 详细信息

在兼容于SPARC -V8体系结构的LS -FT32系统中 ,采用AMBA总线作为片上系统总线。为了与外部设备进行串行通讯 ,必须设计与AMBA总线接口的UART控制器。文中主要介绍了如何用硬件描述语言 (VHDL)来设计实现挂接在AMBAAPB总线上的UART ,以及如何通过可编程逻辑器件 (FPGA)完成对设计的验证。

关键词： AMBA APB总线 UART IP VHDL

在线全文

学校读者我要写书评

暂无评论

用VHDL开发FPGA

微电子学与计算机 2001年第2期18卷 45-48页

作者：张伟功骊山微电子公司西安710054

FPGA凭借其灵活、规模大、开发周期短的优势已成为电子系统设计与实现的一种重要手段。文章以 VHDL语言为手段，探讨了基于 MUX的反熔丝结构的 FPGA的有效开发方法。

关键词： FPGA 可编程逻辑器件 VHDL语言电子系统

在线全文

学校读者我要写书评

暂无评论

一种注意力机制优化方法及硬件加速设计

电子学报 2023年第4期51卷 1021-1029页

作者：王莹王晶高岚吕旭张伟功首都师范大学信息工程学院北京100048 首都师范大学数学科学学院北京100048

针对注意力机制在卷积神经网络的应用过程中无法避免的计算量增大、延迟增加问题,本文提出一种优化后的CBAM(Convolutional Block Attention Module)算法模型,并进行了硬件设计实现.论文基于传统CBAM模型结构,分析算法内部隐藏的潜在问... 详细信息

针对注意力机制在卷积神经网络的应用过程中无法避免的计算量增大、延迟增加问题,本文提出一种优化后的CBAM(Convolutional Block Attention Module)算法模型,并进行了硬件设计实现.论文基于传统CBAM模型结构,分析算法内部隐藏的潜在问题,设计更加符合注意力重要性参数提取初衷的算法模型;同时,通过计算过程优化,减少数据计算量、对算子进行最大并行组合;利用FPGA(Field Programmable Gate Array)可设计高效灵活并行阵列的优势,为改进后的CBAM算法设计一种硬件加速引擎结构.实验结果表明,与传统CBAM机制相比,改进后的注意力机制可以保持与原有算法模型几乎相同的精度,部署在FPGA的硬件加速计算引擎以180 MHz工作频率进行推理实验,经分析可得,本文提出的设计方案在同等硬件资源条件下,针对注意力机制电路可实现10.2%的计算速度提升,针对VGG16网络模型可实现4.5%的推理速度提升.

关键词：注意力机制 CBAM 卷积神经网络 FPGA 硬件加速器

在线全文

学校读者我要写书评

暂无评论

多层神经网络算法的计算特征建模方法

计算机研究与发展 2019年第6期56卷 1170-1181页

作者：方荣强王晶姚治成刘畅张伟功首都师范大学信息工程学院北京100048 体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 高可靠嵌入式系统技术北京市工程研究中心(首都师范大学) 北京100048 北京成像理论与技术高精尖创新中心(首都师范大学) 北京100048

随着深度学习算法在语音和图像等领域中的成功运用,能够有效提取目标特征并做出最优决策的神经网络再次得到了广泛的关注.然而随着数据量的增加和识别精度需求的提升,神经网络模型的复杂度不断提高,因此采用面向特定领域的专用硬件加速... 详细信息

随着深度学习算法在语音和图像等领域中的成功运用,能够有效提取目标特征并做出最优决策的神经网络再次得到了广泛的关注.然而随着数据量的增加和识别精度需求的提升,神经网络模型的复杂度不断提高,因此采用面向特定领域的专用硬件加速器是高效运行神经网络的有效途径.然而如何根据网络规模设计高能效的加速器,以及基于有限硬件资源如何提高网络性能并最大化资源利用率是当今体系结构领域研究的重要问题.为此,提出基于计算特征的神经网络分析和优化方法,基于“层”的粒度解析典型神经网络模型并提取模型通用表达,根据通用表达式和基本操作属性提取模型运算量和存储空间需求等特征.提出了基于最大值更替的运行调度算法,利用所提取的特征分析结果对神经网络在特定硬件资源下的运行调度方案进行优化.实验结果显示:所提方法能够有效分析对比网络特征,并指导所设计调度算法实现性能和系统资源利用率的提升.

关键词：神经网络特征提取硬件加速器计算机体系结构资源调度

在线全文

学校读者我要写书评

暂无评论

VHDL语言的可综合性

微电子学与计算机 1998年第4期15卷 25-29页

作者：祝常青张伟功于伦正西安微电子技术研究所西安710075

采用VHDL语言输入，综合工具综合的自顶向下的设计方法是当前电子设计发展的趋势。但VHDL语言本身是基于仿真，而不是专为综合而设计的，许多VHDL语言结构在综合时将会引起一系列的问题。本文详细地分析了VHDL语言的可综合性问题。

关键词： VHDL语言可综合性仿真

在线全文

学校读者我要写书评

暂无评论

UM-BUS总线传输系统的建模与仿真

电子技术应用 2015年第4期41卷 32-35页

作者：王钊张伟功首都师范大学信息工程学院北京100048 北京市高可靠嵌入式系统技术工程研究中心北京100048

UM-BUS(动态可重构高速串行总线)是一种基于故障实时检测和动态重构的新型多通道高速串行总线。UM-BUS总线的传输介质为屏蔽双绞线,传输通道采用MLVDS(TIA/EIA-899-2002)信号传送方式,能够支持多个节点设备直接连接。基于传输线理论,采... 详细信息

UM-BUS(动态可重构高速串行总线)是一种基于故障实时检测和动态重构的新型多通道高速串行总线。UM-BUS总线的传输介质为屏蔽双绞线,传输通道采用MLVDS(TIA/EIA-899-2002)信号传送方式,能够支持多个节点设备直接连接。基于传输线理论,采用Hyperlynx建立了UM-BUS总线物理线路的电阻隔离型、电容隔离型、阻容隔离型3种传输模型,并对仿真眼图及实测眼图进行了分析,确定了UM-BUS总线物理链路模型,为进一步研究UM-BUS总线传输系统提供了支持。

关键词：建模仿真眼图动态可重构高速串行总线 Hyperlynx

在线全文

学校读者我要写书评

暂无评论

并行浮点加法器架构与核心算法的研究

计算机工程与应用 2006年第17期42卷 53-55,75页

作者：陈弦张伟功于伦正西安微电子技术研究所西安710054

考虑到浮点运算在图形处理中的重要作用,依据速度和面积的优化原理,文章从两个方面对FAU结构中最复杂的双精度浮点加法进行了研究。其一:在结构上采用了三条相互并行的主线,设计了一种尽可能并行处理的三级浮点流水结构,极大地提高了运... 详细信息

考虑到浮点运算在图形处理中的重要作用,依据速度和面积的优化原理,文章从两个方面对FAU结构中最复杂的双精度浮点加法进行了研究。其一:在结构上采用了三条相互并行的主线,设计了一种尽可能并行处理的三级浮点流水结构,极大地提高了运算的速度,节约了芯片资源;其二:对结构中制约浮点加法速度的关键运算——尾加和移位操作进行了创新设计与实现,并就设计的先进性和高速性与传统设计进行了参数比较和综合分析。

关键词：核心算法浮点加法器并行 FAU