检索结果-南通市图书馆

一种具有分段式DEM的二阶噪声整形SAR ADC

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

微电子学 2023年第5期53卷 752-757页

作者：杨松段吉海李冀尹仁川桂林电子科技大学广西精密导航技术与应用重点实验室广西桂林541004

设计了一种具有分段式动态元件匹配(DEM)的高分辨率、低功耗噪声整形SAR ADC。该电路实现了具有无源增益的二阶噪声整形滤波器,从而增强了噪声整形能力。此外,提出了一种分段式动态元件匹配电路来解决由DAC电容失配引起的谐波失真问题,... 详细信息

设计了一种具有分段式动态元件匹配(DEM)的高分辨率、低功耗噪声整形SAR ADC。该电路实现了具有无源增益的二阶噪声整形滤波器,从而增强了噪声整形能力。此外,提出了一种分段式动态元件匹配电路来解决由DAC电容失配引起的谐波失真问题,以进一步提高ADC的信噪失真比(SNDR)。仿真结果表明,在4 MS/s的采样速率和40倍过采样率(OSR)的情况下,所设计的噪声整形SAR ADC的信噪失真比达到91.1 dB。当电源电压为1.8 V时,该ADC的功耗仅为231μW,并实现了174.5 dB Schreier优值(FOM)。

关键词：无源增益动态元件匹配噪声整形模数转换器

在线全文

学校读者我要写书评

暂无评论

一种电流失配自适应补偿宽带锁相环设计

半导体技术 2023年第6期48卷 500-505,526页

作者：韦雪明梁东梅谢镭僮尹仁川李力锋桂林电子科技大学广西无线宽带通信与信号处理重点实验室广西桂林541004 桂林电子科技大学广西高校微电子器件与集成电路重点实验室广西桂林541004

针对宽带自偏置锁相环(PLL)中存在严重的电荷泵电流失配问题,提出了一种电流失配自适应补偿自偏置锁相环。锁相环通过放大并提取参考时钟与反馈时钟的锁定相位误差脉冲,利用误差脉冲作为误差判决电路的控制时钟,通过逐次逼近方法自适应... 详细信息

针对宽带自偏置锁相环(PLL)中存在严重的电荷泵电流失配问题,提出了一种电流失配自适应补偿自偏置锁相环。锁相环通过放大并提取参考时钟与反馈时钟的锁定相位误差脉冲,利用误差脉冲作为误差判决电路的控制时钟,通过逐次逼近方法自适应控制补偿电流的大小,逐渐减小鉴相误差,从而减小了锁相环输出时钟信号抖动。锁相环基于40 nm CMOS工艺进行设计,后仿真结果表明,当输出时钟频率为5 GHz时,电荷泵输出噪声从-115.7 dBc/Hz@1 MHz降低至-117.7 dBc/Hz@1 MHz,均方根抖动从4.6 ps降低至1.6 ps,峰峰值抖动从10.3 ps降低至4.7 ps。锁相环输出时钟频率为2~5 GHz时,补偿电路具有良好的补偿效果。

关键词：电荷泵失配电流电流补偿自适应控制自偏置锁相环(PLL) 抖动

在线全文

学校读者我要写书评

暂无评论

一种自适应可重构宽带低抖动锁相环时钟

微电子学 2023年第1期53卷 89-94页

作者：邓涵韦雪明尹仁川熊晓惠蒋丽侯伶俐广西无线宽带通信与信号处理重点实验室广西桂林541004 成都华微电子科技有限公司成都610041

为满足不同速率的串行收发数据采样需求,基于可重构电荷泵阵列设计了一种低抖动宽带锁相环时钟。根据锁相环倍频系数,自适应匹配电荷泵阵列输出电流,实现了较宽频率变换的低抖动输出时钟。锁相环时钟采用40 nm CMOS工艺设计,面积为367.2... 详细信息

为满足不同速率的串行收发数据采样需求,基于可重构电荷泵阵列设计了一种低抖动宽带锁相环时钟。根据锁相环倍频系数,自适应匹配电荷泵阵列输出电流,实现了较宽频率变换的低抖动输出时钟。锁相环时钟采用40 nm CMOS工艺设计,面积为367.227*569.344μm^(2)。测试结果表明,锁相环调谐范围为1~4 GHz,输出时钟均方根抖动为3.01 ps@1.25 GHz和3.98 ps@4 GHz,峰峰值抖动小于0.1UI。

关键词：可重构电荷泵可重构分频器自偏置锁相环

一种12 bit 200 MS/s低功耗SAR-TDC ADC

在线全文

学校读者我要写书评

暂无评论

微电子学 2023年第5期53卷 764-771页

作者：韦雪明尹仁川徐卫林李海鸥李建华桂林电子科技大学广西无线宽带通信与信号处理重点实验室广西桂林541004 桂林电子科技大学广西高校微电子器件与集成电路重点实验室广西桂林541004 江西洪都航空工业集团有限责任公司南昌330001

为了满足低电压条件下高速高精度采样需求,设计了一种电压-时域两级混合结构流水线模数转换器(ADC)。该流水线ADC的第一级逐次逼近型(SAR)ADC将电压转换为8 bit数字,残差电压变换为时域延时信息后,第二级4.5 bit时间数字转换器(TDC)将... 详细信息

为了满足低电压条件下高速高精度采样需求,设计了一种电压-时域两级混合结构流水线模数转换器(ADC)。该流水线ADC的第一级逐次逼近型(SAR)ADC将电压转换为8 bit数字,残差电压变换为时域延时信息后,第二级4.5 bit时间数字转换器(TDC)将延时转换,最终校准输出,实现12 bit精度转换。通过采用多电压供电、改进残差电压转移和放大器结构,以及优化时间判决器,提升了ADC的动态性能和采样速度,降低了采样功耗。该ADC基于40 nm CMOS工艺设计和仿真。采样率为200 MS/s时,功耗为9.5 mW,动态指标SNDR、SFDR分别达到68.4 dB、83.6 dB,优值为22 pJ·conv^(-1)·step^(-1),能够满足低功耗高速采样的应用需求。

关键词：混合架构高速ADC 电压-时域转换时间数字转换器

一种高精度8TSRAM存储阵列存内计算电路

在线全文

学校读者我要写书评

暂无评论

桂林电子科技大学学报 2023年第6期43卷 465-472页

作者：韦雪明周立昕尹仁川许仕海蒋丽李建华桂林电子科技大学广西无线宽带通信与信号处理重点实验室广西桂林541004 江西洪都航空工业集团有限责任公司南昌330001

为解决传统“冯·诺依曼”架构功耗墙瓶颈,提升人工智能应用中点乘求和计算能效,设计了一种基于8T静态随机存储器阵列的存内计算电路,可有效解决“内存墙”问题。通过对存储单元的偏置电压设计来稳定充放电电流,可改善位线放电线性度,... 详细信息

为解决传统“冯·诺依曼”架构功耗墙瓶颈,提升人工智能应用中点乘求和计算能效,设计了一种基于8T静态随机存储器阵列的存内计算电路,可有效解决“内存墙”问题。通过对存储单元的偏置电压设计来稳定充放电电流,可改善位线放电线性度,提高计算准确性。同时,在保证放电电流相同的前提条件下,减少了模数转换器(ADC)阈值编码,存储阵列的面积明显减小。电路基于65 nm CMOS工艺设计,通过8×72存储阵列的并行计算结构完成了64 Byte二进制点乘累加计算功能。仿真结果表明,在3位ADC输出、8 bit比较输出模式下,使用0.8、1.2 V的核心电源电压和250 MHz的时钟频率,可达到每比特1.69 GOPS/W的计算能效。与理论值基线相比,计算输出的平均计算偏差最大为1.05%,有效提高了计算准确率,并减小了电路面积。

关键词：存内计算 CMOS 8T SRAM 点乘累加计算高线性度

一种-62.3 dBc参考杂散6 GHz低功耗锁相环

在线全文

学校读者我要写书评

暂无评论

微电子学 2023年第2期53卷 197-203页

作者：韦雪明王风美谢镭僮梁东梅尹仁川许新愉徐喆桂林电子科技大学广西无线宽带通信与信号处理重点实验室广西桂林541004 中国航天标准化研究所北京100071

采用高匹配电荷泵电路和高精度自动频率校准(AFC)电路,设计了一种低功耗低参考杂散电荷泵锁相环。锁相环包括D触发鉴频鉴相器、5 bit数字可编程调频LC压控振荡器(VCO)、16~400可编程分频器和AFC模块。采用高匹配电荷泵,通过增大电流镜... 详细信息

采用高匹配电荷泵电路和高精度自动频率校准(AFC)电路,设计了一种低功耗低参考杂散电荷泵锁相环。锁相环包括D触发鉴频鉴相器、5 bit数字可编程调频LC压控振荡器(VCO)、16~400可编程分频器和AFC模块。采用高匹配电荷泵,通过增大电流镜输出阻抗的方法,减少电荷泵充放电失配。同时,AFC电路采用频段预选快速搜索方法,实现了低压控增益LC VCO精确频带锁定,扩展了振荡频率范围,且保持了较低的锁相环输出参考杂散。锁相环基于40 nm CMOS工艺设计,电源电压为1.1 V。仿真结果表明,电压匹配范围为0.19~0.88 V,振荡频率范围为5.9~6.4 GHz,功率小于6.5 mW@6 GHz,最大电流失配小于0.2%@75μA;当输出信号频率为6 GHz时,输出相位噪声为-113.3 dBc/Hz@1 MHz,参考杂散为-62.3 dBc。

关键词：锁相环参考杂散电流失配自动频率校准

在线全文

学校读者我要写书评

暂无评论

一种延时自校准数字时间转换器电路设计

桂林电子科技大学学报 2021年第4期41卷 280-285页

作者：施娟曾祺琳熊晓惠尹仁川韦雪明桂林电子科技大学广西无线宽带通信与信号处理重点实验室广西桂林541004

为了校准由于工艺波动导致的数字时间转换器输出延时变化,提出了一种新型的自校准数字时间转换电路。电路由放大器、钟控比较器、数字时间转换器、时间电压转换电路及逻辑控制电路构成。校准电路在数字时间转换器每级延时单元增加电容... 详细信息

为了校准由于工艺波动导致的数字时间转换器输出延时变化,提出了一种新型的自校准数字时间转换电路。电路由放大器、钟控比较器、数字时间转换器、时间电压转换电路及逻辑控制电路构成。校准电路在数字时间转换器每级延时单元增加电容阵列进行最大延时校准,通过时间电压转换电路将信号最大输出延时转换为电压,再将转换电压与校准电压的差值进行放大,放大后的结果经过比较器进行比较,比较结果通过控制电路调整延时单元负载电容大小,从而精确调整数字时间转换器的最大延迟,实现了数字时间转换器最大输出延时的自适应校准。数字时间转换器基于40 nm CMOS工艺设计,电源电压为1 V,输入时钟最高为200 MHz,在校准电压为650~860 mV范围内,实现了0.578~1.466 ns的数字时间转换器的最大输出延时校准,校准误差不超过1.25%。

关键词：数字时间转换器时间电压转换电路鉴频鉴相器自适应校准控制逻辑

在线全文

学校读者我要写书评

暂无评论

色调分区加权约束的色调平面保持相机特性化

光学学报 2024年第9期44卷 293-303页

作者：尹永恒马龙李鹏沈阳建筑大学计算机科学与工程学院辽宁沈阳110168 沈阳建筑大学理学部辽宁沈阳110168

为了在色调平面保持优良性能的基础上,进一步提高相机特性化性能,本文提出了色调分区内加权约束的色调平面保持相机特性化方法,通过优化色调分区改进加权约束的色调平面保持相机特性化。首先,对样本RGB进行初步划分色调分区,然后,在色... 详细信息

为了在色调平面保持优良性能的基础上,进一步提高相机特性化性能,本文提出了色调分区内加权约束的色调平面保持相机特性化方法,通过优化色调分区改进加权约束的色调平面保持相机特性化。首先,对样本RGB进行初步划分色调分区,然后,在色调分区内结合色调角对分区内样本的特性化矩阵加权平均得到本分区的特性化变换矩阵,其中通过优化色调分区的数量和位置来提升总体性能。实验结果表明,在D65光源的三组光谱数据和两组相机数据的仿真实验和曝光改变实验,以及三组光源和42组相机数据的补充仿真实验下,本文提出的相机特性化方法的性能优于已有的色调平面保持方法,且优于高阶多项式、根多项式方法或者与之持平,说明优化色调分区应用于相机特性化方法能够提升色调平面保持的相机特性化性能。

关键词：颜色相机特性化色调平面保持加权约束优化色调分区

在线全文

学校读者我要写书评

暂无评论

三轴振动激励下悬挂座椅垂向传递率试验研究

声学学报 2024年第2期49卷 209-216页

作者：尹玮倓邱毅浙江大学能源工程学院杭州310058 南安普顿大学工程与物理科学学院英国南安普顿SO171BJ

针对三轴激励下无源空气弹簧悬挂座椅垂向振动传递特性进行了试验研究。其中,垂向激励幅值设置为0.25 m/s^(2)r.m.s.、0.5 m/s^(2)r.m.s.或1.0 m/s^(2)r.m.s.,纵向和横向激励幅值同为0 m/s^(2)r.m.s.、0.5 m/s^(2)r.m.s.或1.0 m/s^(2)r.m.s.;座椅靠背倾角设置为0°、10°或20°。研究表明,垂向和水平方向振动激励幅值的增加均引起悬挂座椅传递率共振频率的降低,并影响座椅有效幅值传递率;在较小幅值(0.25 m/s^(2)r.m.s.)的垂向振动激励下,靠背倾角对该共振频率也有一定影响。此外,垂向和水平振动幅值对座椅传递率的影响存在轴间耦合效应,当垂向振动的幅值增大时,水平振动幅值从0.25 m/s^(2)r.m.s.增大到1.0 m/s^(2)r.m.s.所造成的传递率峰值的变化程度将减小,反之亦然。

关键词：人因工程全身振动多轴振动悬挂座椅靠背倾角座椅传递率