检索结果-南通市图书馆

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

高速CMOS门阵列的准静态功能测试

LSI制造与测试 1991年第3期12卷 21-28页

作者：孙祖希

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

高速双极型1K位随机存储器(RAM)

计算机研究与发展 1978年第1期 64-71+85页

作者：孙祖希

要提高数据处理机的处理能力,就要提高所用元件的性能。在最新的计算机中,中央处理器(CPU)中已使用亚毫微秒逻辑元件。但是为直接对应于从这样高速的CPU 中取数,不能说缓冲存储器原来的几十毫微秒的速度就够了。作者从上述背景提出研制... 详细信息

要提高数据处理机的处理能力,就要提高所用元件的性能。在最新的计算机中,中央处理器(CPU)中已使用亚毫微秒逻辑元件。但是为直接对应于从这样高速的CPU 中取数,不能说缓冲存储器原来的几十毫微秒的速度就够了。作者从上述背景提出研制取数时间小于10ns、每芯片1K 位的超高速大容量缓冲存储器用的器件。这次,完成了电路设计,试制了存储器。本文扼要地介绍了试制存储器的设计和特性1 研制的目标和存储器的组成图1为公开发表的,并具有代表性的MOS和双极半导体存储器的取数时间与功耗的关系。同时,也给出了要试制存储器的性能的目

关键词：电平功耗电流开关 RAM 存储单元仪表组合单元电阻电阻抗取数时间多发射极晶体管位存储器收集极存储器性能元件数地址单元矩阵电路设计保护电路

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

三度三线方式磁心存储器

电子计算机动态 1974年第1期 39-44页

作者：孙祖希

1.前言3度3线方式,即所谓的3 D-3 W 磁心存储器,是将原来的3度4线方式的读出线和禁止线共用,减少了一根磁心的穿线。因此它的缺点是使读出一禁止电路变得复杂一些。但下列各点比3度4线方式优越。(1)由于穿线简单,磁心体价格便宜。(2)磁... 详细信息

1.前言3度3线方式,即所谓的3 D-3 W 磁心存储器,是将原来的3度4线方式的读出线和禁止线共用,减少了一根磁心的穿线。因此它的缺点是使读出一禁止电路变得复杂一些。但下列各点比3度4线方式优越。(1)由于穿线简单,磁心体价格便宜。(2)磁心排列能高密度,因而可实现小型化,而且重量轻。

关键词：磁心矩阵二极管分体数学分析主存储器驱动线电流幅度

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

康发计算机辅助工程系统

LSI制造与测试 1989年第4期10卷 63-69页

作者：孙祖希

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

动态I~2L4K位随机存储器

电子计算机动态 1978年第2期 77-82页

作者：孙祖希

1975年国际固态线路会议上,仙童公司发表了一个动态I~2L 93481型4K 位随机存储器。它将先进的集成电路工艺等平面隔离与好的集成注入逻辑(I~2L)的单元设计结合起来。其工作功耗为400mW;只需要一种电源+5v(一般MOS 存储器需要三种电源);... 详细信息

1975年国际固态线路会议上,仙童公司发表了一个动态I~2L 93481型4K 位随机存储器。它将先进的集成电路工艺等平面隔离与好的集成注入逻辑(I~2L)的单元设计结合起来。其工作功耗为400mW;只需要一种电源+5v(一般MOS 存储器需要三种电源);取数时间为100ns(比通常MOS 存储器快一倍);读写周期为200ns;工作温度范围为0～70℃。93481采用标准16引线双列直插式封装。芯片尺寸仅112密耳×129密耳(2.84mm×3.28mm),比多数MOS 4K 存储器小得多。93481的价格也与4K MOS 存储器相当,因而可作为主存储器使用。

关键词：存储单元存储器门锁低电平位线仪表组合单元存贮器计算机锁具 I~2L4K 地址转换读出放大器写周期

ECL 256×1双极全译码随机存储器组件的电路设计

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

计算机研究与发展 1979年第4期 1-15页

作者：孙祖希中国科学院计算所

为了适应千万次以上的大型计算机对超高速存储器的要求,中国科学院上海冶金研究所和北京计算技术研究所共同研制了双极全译码 ECL256×1随机存储器组件。它采用泡发射极、对通隔离、单层布线工艺。存储单元为并联二极管双射极单元[1]-[4... 详细信息

为了适应千万次以上的大型计算机对超高速存储器的要求,中国科学院上海冶金研究所和北京计算技术研究所共同研制了双极全译码 ECL256×1随机存储器组件。它采用泡发射极、对通隔离、单层布线工艺。存储单元为并联二极管双射极单元[1]-[4]。芯片面积为2.6×3.2mm。试制样品的地址取数时间一般小于23ns。最小写入脉冲宽度小于15ns。功耗一般小于500nW,电源电压-5V±10%。工作时最高环境温度75℃。本文介绍单层布线256×1存储器组件的线路设计和测试结果。

关键词：存储单元二极管通导仪表组合单元组件测试存储器存贮器计算机地址低电平读写控制功耗电流基极电流电路设计双极

ECL256×16位双极全译码半导体存储器

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

电子计算机动态 1979年第5期 1-7页

作者：张海门孙祖希中国科学院计算所

我们采用中国科学院上海冶金所与我所共同研制的ECL全译码256×1组件组装的存储插件,容量为256字×16位。在模型机上地址工作方式下,取数时间达31ns。模型机的最高工作频率达到65ns。-5V 电源的工作范围可变化±10%。模型机设有较复杂... 详细信息

我们采用中国科学院上海冶金所与我所共同研制的ECL全译码256×1组件组装的存储插件,容量为256字×16位。在模型机上地址工作方式下,取数时间达31ns。模型机的最高工作频率达到65ns。-5V 电源的工作范围可变化±10%。模型机设有较复杂的硬件自检逻辑对存储插件进行检查。存储插件在模型机上连续考验了440小时,没有出错。通过实验和考验证明,这种全译码 RAM 256×1组件及用其组装的存储插件。达到了预定的设计指标。本文对如何使用这种256×1全译码存储器作一介绍。

关键词：地址组件组装插件全译码单元的取数时间 RAM 选片低电平存储单元仪表组合单元收集极原码电源电压双极

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

ECL随机存储器测试方法的探讨

电子测量技术 1981年第2期 13-20页

作者：孙祖希龚国兴中国科学院计算技术研究所中国科学院计算技术研究所助理研究员

为了保证ECL RAM组件上机后能可靠工作,需要对组件进行严格的测试挑选。通常半导体存储器的测试可分为三类:静态参数测试、动态参数测试、动态功能测试。但是动态参数与所选择的动态测试图案有关。根据我们的实验,乒乓与跳步写恢复图案... 详细信息

为了保证ECL RAM组件上机后能可靠工作,需要对组件进行严格的测试挑选。通常半导体存储器的测试可分为三类:静态参数测试、动态参数测试、动态功能测试。但是动态参数与所选择的动态测试图案有关。根据我们的实验,乒乓与跳步写恢复图案可测得最大的地址取数时间t;。分析了存储单元的写入原理之后,我们认为测试最小写入脉冲宽度t;,既要考虑正常写入周期写入控制波对地址变化的延迟t;较小的情况,又要考虑同一地址先为读出周期,再为写周期,将写入控制波对地址变化的延迟加长的情况。采用这种图案的乒乓和跳步写恢复图案可测得最大的twsA。动态功能测试还测试存储单元的抗打扰能力,在这方面,乒乓和跳步写恢复图案最严格、走步次之、求反更差。对组件还应进行工作范围的测试,讨论了影响工作范围的测试条件。并发现有个别组件在低频时电源电压工作范围的上限减小。使用时应剔除工作范围不合格的组件。

关键词：随机存储器地址控制波跳步图案求反随机存取存储器存储单元仪表组合单元组件测试 ECL

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

超高速1K单元双极型随机存储器(RAM)

计算机研究与发展 1975年第7期 75-78页

作者：孙祖希张海门

双极型 RAM 也和 MOS RAM 一样,以急剧的速度向高速和大容量方向发展。我们研制成的1024单元双极型 RAM 是最新产品,读出的取数时间已达到25 ns。输出采用标准的TTL 电平,只用一个标准+5V 电源,功耗平均为500 mW,这种存储器具有很好的... 详细信息

双极型 RAM 也和 MOS RAM 一样,以急剧的速度向高速和大容量方向发展。我们研制成的1024单元双极型 RAM 是最新产品,读出的取数时间已达到25 ns。输出采用标准的TTL 电平,只用一个标准+5V 电源,功耗平均为500 mW,这种存储器具有很好的通用性。这样高速度大容量的存储器是怎样研制成的呢?下面以设计上的考虑为主介绍这个1 KRAM。要想使半导体存储器容量大,仅仅过分地增大芯片尺寸,由于成品率差,是得不到合格产品的,所以除了不断减小芯片上每个单元占有面积外是没有其它办法的。对于双极型存储器,由于提高了集成度,通常相应地减少了杂散电

关键词：随机存储器双极型 RAM 存储单元仪表组合单元