检索结果-南通市图书馆

同方期刊数据库

基于FPGA的超高速时间交织ADC后台校准技术

在线全文

学校读者我要写书评

暂无评论

电子学报 2018年第8期46卷 2020-2025页

作者：白文帅武锦吴旦昱周磊武梦龙中国科学院微电子研究所北京100029 北方工业大学北京100144

针对时间交织模数转换器(TI-ADC)三项主要失配误差(采样时间间隔失配误差、偏移失配误差和增益失配误差),提出一种基于FPGA的数字后台校准技术.失配误差值可通过校准算法得出,此校准算法基于统计近似的数学方法.反馈调节被用来减少TI-AD... 详细信息

针对时间交织模数转换器(TI-ADC)三项主要失配误差(采样时间间隔失配误差、偏移失配误差和增益失配误差),提出一种基于FPGA的数字后台校准技术.失配误差值可通过校准算法得出,此校准算法基于统计近似的数学方法.反馈调节被用来减少TI-ADC的三项主要失配误差.此技术采用片外校准方式,校准算法在FPGA内部完成,校准调节电路在TI-ADC内部完成.实验结果表明:TI-ADC校准后与校准前比较,平均有效位数(ENOB)和平均无杂散动态范围(SFDR)分别提高0.58和11.28d Bc,验证了该后台校准技术的有效性.

关键词：时间交织模数转换器(TI-ADC) 校准技术统计近似反馈调节

75GHz 13.92dBm InP DHBT共射共基功率放大器(英文)

在线全文

学校读者我要写书评

暂无评论

红外与毫米波学报 2012年第4期31卷 294-297,301页

作者：曹玉雄苏永波吴旦昱金智王显泰刘新宇中国科学院微电子研究所北京100029

报道了基于InP基双屏质结双板晶体管(DHBT)工艺的四指共射共基75 GHz微波单片集成(MMIC)功率放大器,器件的最高振荡频率fmax为150 GHz.放大器的输出极发射极面积为15μm×4μm.功率放大器在75 GHz时功率增益为12.3 dB,饱和输出功率为13.... 详细信息

报道了基于InP基双屏质结双板晶体管(DHBT)工艺的四指共射共基75 GHz微波单片集成(MMIC)功率放大器,器件的最高振荡频率fmax为150 GHz.放大器的输出极发射极面积为15μm×4μm.功率放大器在75 GHz时功率增益为12.3 dB,饱和输出功率为13.92 dBm.放大器在72.5 GHz处输入为2 dBm时达到最大输出功率14.53 dBm.整个芯片传输连接采用共面波导结构,芯片面积为1.06 mm×0.75 mm.

关键词： InP双异质结双极晶体管(DHBT) 微波单片集成毫米波功放

应用于直接数字频率合成器的6-GHz GaAs HBT只读存储器

在线全文

学校读者我要写书评

暂无评论

科学通报 2011年第13期56卷 1065-1070页

作者：陈建武王丽吴旦昱陈高鹏金智刘新宇中国科学院微电子研究所北京100029 中国科学院微电子器件与集成技术重点实验室北京100029

只读存储器广泛应用于直接数字频率合成器的相位幅度转换电路.通过对只读存储器建立等效模型,分析如何减少存取时间,提高直接数字频率合成器的工作频率.并对仿真波形出现信号偏差现象进行分析,以指导电路设计.设计的64×3bit只读存储器... 详细信息

只读存储器广泛应用于直接数字频率合成器的相位幅度转换电路.通过对只读存储器建立等效模型,分析如何减少存取时间,提高直接数字频率合成器的工作频率.并对仿真波形出现信号偏差现象进行分析,以指导电路设计.设计的64×3bit只读存储器集成到8bit直接数字频率合成器中.测试结果表明只读存储器最高工作在6GHz,可有效提高直接数字频率合成器的无杂散动态范围.

关键词：只读存储器双极型存储器直接数字合成器直接数字频率合成器砷化镓异质结双极型晶体管

利用混沌激光多位量化实时产生14 Gb/s的物理随机数

在线全文

学校读者我要写书评

暂无评论

物理学报 2017年第23期66卷 163-170页

作者：王龙生赵彤王大铭吴旦昱周磊武锦刘新宇王安帮太原理工大学新型传感器与智能控制教育部重点实验室太原030024 太原理工大学物理与光电工程学院光电工程研究所太原030024 中国科学院微电子研究所微波器件与集成电路研究室北京100029

提出了一种基于混沌激光多位量化的高速物理随机数实时产生方法.利用外腔反馈混沌半导体激光器作为物理熵源,通过时钟速率为7 GHz的多位模数转换器对其采样量化,生成6位有效位的二进制随机比特,然后利用现场可编程软件抽取低2位有效位... 详细信息

提出了一种基于混沌激光多位量化的高速物理随机数实时产生方法.利用外腔反馈混沌半导体激光器作为物理熵源,通过时钟速率为7 GHz的多位模数转换器对其采样量化,生成6位有效位的二进制随机比特,然后利用现场可编程软件抽取低2位有效位的随机序列并进行自延迟异或处理,获得了实时速率为14 Gb/s的物理随机数.该随机数具有良好的统计随机性,可成功通过随机数行业测试标准(NIST SP 800-22).

关键词：半导体激光器混沌激光多位量化物理随机数

在线全文

学校读者我要写书评

暂无评论

基于40 nm工艺的单比特超宽带ADC

固体电子学研究与进展 2020年第4期40卷 275-279页

作者：易政郭轩郑旭强季尔优吴旦昱中国科学院微电子研究所北京100029 中国科学院大学北京100049

采用TSMC 40 nm工艺实现了一款宽带高速ADC。芯片采用时间交织的结构,单通道采用Flash结构,采样率为5 GS/s,8个子通道交织达到40 GS/s的采样率。测试结果表明,芯片的采样率可以达到38.4 GS/s,且在该采样率下,输入信号带宽可达18 GHz,灵... 详细信息

采用TSMC 40 nm工艺实现了一款宽带高速ADC。芯片采用时间交织的结构,单通道采用Flash结构,采样率为5 GS/s,8个子通道交织达到40 GS/s的采样率。测试结果表明,芯片的采样率可以达到38.4 GS/s,且在该采样率下,输入信号带宽可达18 GHz,灵敏度小于-20 dBm,可以满足单比特超宽带收发系统的需求。

关键词：模数转换器时间交织高采样率大信号带宽

An ultra-high-speed direct digital frequency synthesizer implemented in GaAs HBT technology

在线全文

学校读者我要写书评

暂无评论

Journal of Semiconductors 2010年第6期31卷 83-87页

作者：陈高鹏吴旦昱金智刘新宇 Institute of Microelectronics Chinese Academy of Sciences

This paper presents a 10-GHz 8-bit direct digital synthesizer（DDS） microwave monolithic integrated circuit implemented in 1μm GaAs HBT *** DDS takes a double-edge-trigger（DET） 8-stage pipeline accumulator with sine-weighted DAC-based ROM-less architecture,which can maximize the utilization ratio of the GaAs HBT＇s high-speed *** an output frequency up to 5 GHz,the DDS gives an average spurious free dynamic range of 23.24 dBc through the first Nyquist band,and consumes 2.4 W of DC power from a single-4.6 VDC *** 1651 GaAs HBT transistors,the total area of the DDS chip is 2.4×2.0 mm^2.

关键词： DDS double-edge-trigger CML ECL GaAs HBT sine-weighted DAC

在线全文

学校读者我要写书评

暂无评论

Ka波段16W脉冲功率放大器的研制

半导体技术 2010年第6期35卷 589-593页

作者：吴旦昱陈晓娟刘新宇中国科学院微电子研究所北京100029

Ka波段毫米波功率放大器的输出功率往往受限于功率合成部分的损耗,其合成器多路之间的隔离度、多级放大模块的级间匹配好坏及整体散热性能是影响整个功放可靠性的重要因素。针对上述毫米波固态功放的特点,提出了一种新颖的高效高可靠性... 详细信息

Ka波段毫米波功率放大器的输出功率往往受限于功率合成部分的损耗,其合成器多路之间的隔离度、多级放大模块的级间匹配好坏及整体散热性能是影响整个功放可靠性的重要因素。针对上述毫米波固态功放的特点,提出了一种新颖的高效高可靠性的Ka波段宽带功率合成结构,采用低损耗的多支节波导作为功率分配/合成单元,结合以双探针波导-微带转换结构,实现了高效率的8路功率合成,各路之间隔离度大于25 dB,保证了功率合成器的高可靠性。以此为基础成功研制出一个脉冲式Ka波段固态功率放大器模块,该模块在33～37 GHz频段内,最高输出功率大于16 W,小信号增益大于55 dB,功率合成效率达到87%。

关键词：功率合成 Ka波段宽带多支节波导

在线全文

学校读者我要写书评

暂无评论

超高速时间交织ADC通道失配后台校准算法

微电子学与计算机 2018年第11期35卷 8-12页

作者：秦明龙魏淑华武锦吴旦昱北方工业大学电子信息工程学院北京100144 中国科学院微电子研究所北京100029

为了消除多通道时间交织模数转换器(TIADC)三种主要失配误差:通道间的失调失配误差、通道间的增益失配误差及通道间的采样时间失配误差,提出了一种片内数字电路后台校准算法.该算法通过增加一路参考ADC和统计累加的方式,在后台将待校准... 详细信息

为了消除多通道时间交织模数转换器(TIADC)三种主要失配误差:通道间的失调失配误差、通道间的增益失配误差及通道间的采样时间失配误差,提出了一种片内数字电路后台校准算法.该算法通过增加一路参考ADC和统计累加的方式,在后台将待校准通道和参考通道的输出作相关运算以提取出误差信息,再通过模拟电路对失配误差进行迭代补偿,从而达到校准的目的.将此算法应用到12位3GS/s四通道TIADC电路模型中,当输入信号归一化频率fin/fs=0.165 69时,校准后,ENOB和SNR分别从4.176 5bits和26.812 8dB提高到11.699 3bits和72.102 3dB,校准效果明显.验证了该后台数字校准算法的有效性.此外,此算法对输入信号类型,输入频率及通道间校准顺序没有严格限制,可以扩展到任意通道数.

关键词：后台校准 TIADC 失调失配增益失配时钟失配

A 10 Gsps 8 bit digital-to-analog converter with a built-in self-test circuit

在线全文

学校读者我要写书评

暂无评论

Journal of Semiconductors 2013年第12期34卷 97-101页

作者：周磊吴旦昱江帆金智刘新宇 Institute of Microelectronics Chinese Academy of Sciences

We present a 10 Gsps 8 bit digital-to-analog converter （DAC） with a novel built-in self-test （BIST） circuit, which makes it possible to evaluate the DAC＇s performance without a complicated test setup. Design con- siderations and test results are included. According to the test results, the DAC core and the BIST circuit are able to work under 10 GHz. The chip is fabricated in 0.18μm SiGe HBTs with ft of 100 GHz. The DAC core occupies a die size of 260 × 250μm^2.

关键词： DAC BIST SiGe HBT ultra-high-speed optical communication