检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

一种多变量公钥算法的优化方案

中国科学技术大学学报 2010年第5期40卷 533-539页

作者：古今郭立丁治国史鸿声中国科学技术大学电子科学与技术系安徽合肥230027

针对多变量公钥体系的一些主要问题,提出了一种高效的优化实现方案.首先化简域L模幂运算,提出矩阵化方法,将庞大的模幂次数分解成矩阵形式并进行整合优化;基于BitSlice和复合域分解的思想,提出一种用于64位处理器的域K乘法优化方法;提... 详细信息

针对多变量公钥体系的一些主要问题,提出了一种高效的优化实现方案.首先化简域L模幂运算,提出矩阵化方法,将庞大的模幂次数分解成矩阵形式并进行整合优化;基于BitSlice和复合域分解的思想,提出一种用于64位处理器的域K乘法优化方法;提出稀疏矩阵LU压缩编码方法,减少私钥矩阵的存储空间;将以上优化算法在SFLASH签名算法上予以验证.与NESSIE官方数据相比,签名速度提高了2倍,验证速度提高了2倍,私钥存储空间减少了一半.

关键词：多变量公钥算法优化 SFLASH BitSlice

可编程顶点处理器FPGA验证平台的设计与实现

在线全文

学校读者我要写书评

暂无评论

中国科学技术大学学报 2009年第11期39卷 1130-1135页

作者：杨毅郭立史鸿声中国科学技术大学电子科学与技术系安徽合肥230026

为了对一个面向移动设备的可编程顶点处理器进行功能验证和性能评估,设计了一个基于片上可编程系统(systemon programmable chip,SoPC)的FPGA验证平台.在该平台上,采用软硬件协同验证的方法,成功地运行了多个顶点处理器程序.实验结果表... 详细信息

为了对一个面向移动设备的可编程顶点处理器进行功能验证和性能评估,设计了一个基于片上可编程系统(systemon programmable chip,SoPC)的FPGA验证平台.在该平台上,采用软硬件协同验证的方法,成功地运行了多个顶点处理器程序.实验结果表明,该平台可以有效地验证可编程顶点处理器的功能,而且适用于3D图形处理器中其他模块的FPGA验证.

关键词： FPGA验证可编程顶点处理器 SoPC 软硬件协同验证

在线全文

学校读者我要写书评

暂无评论

一种纹理映射算法的FPGA实现

小型微型计算机系统 2009年第9期30卷 1855-1859页

作者：程龙郭立史鸿声中国科学技术大学电子科学与技术系安徽合肥230027

提出一种面向嵌入式平台的纹理映射的FPGA实现.对其中的纹理存储单元(Cache)进行了优化设计,采用了基于4×4压缩纹素块的存取方式,充分地利用了像素间的相关性,提高Cache的命中率,减少了对总线带宽的需求.改进了分级细化模型(Mipmaps)... 详细信息

提出一种面向嵌入式平台的纹理映射的FPGA实现.对其中的纹理存储单元(Cache)进行了优化设计,采用了基于4×4压缩纹素块的存取方式,充分地利用了像素间的相关性,提高Cache的命中率,减少了对总线带宽的需求.改进了分级细化模型(Mipmaps)中的选层方案,提出基于4×4像素块的选层方法.实验结果表明,渲染质量达到OpenGL ES1.1标准,硬件综合资源少,能够满足嵌入式环境下实时渲染的需求.

关键词：纹理映射 Mipmaps 纹理压缩 Cache

HANG基于Leon3的无线网络可信图形处理系统研究

在线全文

学校读者我要写书评

暂无评论

小型微型计算机系统 2009年第7期30卷 1417-1421页

作者：史鸿声郭立杨毅中国科学技术大学电子科学与技术系安徽合肥230027

针对三维图形的无线网络环境下的传输的安全需求,提出一种可信的无线网络图形处理系统.该系统以leon3 SOC为开发平台,结合无线网络、加密认证、图形加速技术,可以较好的解决三维图形数据的安全传输和实时渲染问题.文中对基于AES和MD5算... 详细信息

针对三维图形的无线网络环境下的传输的安全需求,提出一种可信的无线网络图形处理系统.该系统以leon3 SOC为开发平台,结合无线网络、加密认证、图形加速技术,可以较好的解决三维图形数据的安全传输和实时渲染问题.文中对基于AES和MD5算法的安全认证系统和图形加速硬件系统进行了研究与实现.最后对无线网络可信图形处理系统的软硬件性能进行了测试.

关键词：无线网络 Leon3 图形加速 AES

在线全文

学校读者我要写书评

暂无评论

面向移动设备的3D图形处理器设计

小型微型计算机系统 2009年第8期30卷 1668-1674页

作者：杨毅郭立史鸿声郭安泰中国科学技术大学电子科学与技术系安徽合肥230026

提出一种面向移动设备的3D图形处理器的设计方法,从图形算法和硬件架构两个层次进行优化.对图形算法进行C语言的仿真模拟,并设计高效的具有并行和流水线结构的图形处理器架构.该架构采用定点的数据通道,拥有一个可编程的顶点处理器和基... 详细信息

提出一种面向移动设备的3D图形处理器的设计方法,从图形算法和硬件架构两个层次进行优化.对图形算法进行C语言的仿真模拟,并设计高效的具有并行和流水线结构的图形处理器架构.该架构采用定点的数据通道,拥有一个可编程的顶点处理器和基于像素块的光栅扫描转换模块,降低电路复杂度的同时提高了整体性能.该设计已经在FPGA上验证,并给出了实验结果.实验结果显示该图形处理器结构可以满足移动设备的图形应用要求,具有可行性.

关键词：图形处理器可编程顶点处理器光栅阶段 FPGA验证

移动设备3D图形加速平台的SOC设计与验证

在线全文

学校读者我要写书评

暂无评论

中国科学技术大学学报 2009年第5期39卷 494-498页

作者：史鸿声郭立杨毅程龙中国科学技术大学电子科学与技术系安徽合肥230027

针对移动设备对3D图形的需求,根据软硬件划分的原则,提出了一种基于LEON3 SOC的移动设备3D图形加速实验平台.该平台采用RISC CPU几何软件处理与光栅IP核硬件加速相结合的设计方案,并在LEON3 SOC上进行了3D图形加速算法的功能验证.3D图... 详细信息

针对移动设备对3D图形的需求,根据软硬件划分的原则,提出了一种基于LEON3 SOC的移动设备3D图形加速实验平台.该平台采用RISC CPU几何软件处理与光栅IP核硬件加速相结合的设计方案,并在LEON3 SOC上进行了3D图形加速算法的功能验证.3D图形加速算法采用基于边界方程扫描转换算法和Zigzag扫描顺序进行快速像素填充,采用Mipmap和双线性滤波的方法进行纹理映射.基于4×4块的处理方法提高了渲染速度,减少了计算复杂度.实验证明,该方案具有良好的性价比和可配置性,硬件资源占用少,算法的渲染质量达到了OpenGL的标准,适用于移动电话、PDA、GPS导航等移动设备.

关键词： 3D图形加速软硬件划分 LEON3 SOC

在线全文

学校读者我要写书评

暂无评论

雷达信息处理系统现状及发展趋势

雷达与对抗 2011年第3期31卷 14-17页

作者：史鸿声华东电子工程研究所合肥230088

对现代雷达信息处理的任务进行了分析,介绍了雷达信息处理系统的发展现状。结合计算机技术的发展,对基于通用处理器和GPGPU的新型设计方案进行了描述。

关键词：雷达信息处理通用处理器 DSP GPGPU

在线全文

学校读者我要写书评

暂无评论

基于PowerPC的雷达通用处理机设计

雷达科学与技术 2011年第2期9卷 140-143,149页

作者：史鸿声中国电子科技集团公司第三十八研究所安徽合肥230088

介绍了一种高性能雷达通用处理机,以4片PowerPC高性能通用处理器为核心,采用VPX总线标准,符合通用化、标准化、系列化的要求。处理机采用PowerPC通用处理器和RapidIO高速串行接口,具有较强的处理能力和数据交换能力,较好的通用性、可重... 详细信息

介绍了一种高性能雷达通用处理机,以4片PowerPC高性能通用处理器为核心,采用VPX总线标准,符合通用化、标准化、系列化的要求。处理机采用PowerPC通用处理器和RapidIO高速串行接口,具有较强的处理能力和数据交换能力,较好的通用性、可重构性和扩展性;采用VxWorks实时操作系统和VSIPL数学函数库,提高软件开发效率。最后通过合成孔径雷达(SAR)实时成像处理和性能评估,验证了通用处理器替代DSP作雷达通用处理的可行性。

关键词：雷达信号处理 VPX总线标准 PowerPC处理器

国产高性能通用数字信号处理器的DEMO板设计

在线全文

学校读者我要写书评

暂无评论

火控雷达技术 2012年第3期41卷 33-36页

作者：穆文争史鸿声刘丽中国电子科技集团公司第三十八研究所合肥230088

为了向用户演示高性能芯片BWDSP100,设计了一款DEMO板。通过该板可以向用户演示芯片的功能、性能等。板卡采用经典FPGA+DSP结构,处理功能强大,控制灵活。在设计过程中,贯彻以用户为中心的设计思想,不仅做到让用户使用方便,还要全面演示... 详细信息

为了向用户演示高性能芯片BWDSP100,设计了一款DEMO板。通过该板可以向用户演示芯片的功能、性能等。板卡采用经典FPGA+DSP结构,处理功能强大,控制灵活。在设计过程中,贯彻以用户为中心的设计思想,不仅做到让用户使用方便,还要全面演示芯片。

关键词： BWDSP100 DEMO板 DSP