检索结果-南通市图书馆

基于LBDL逻辑的抗DPA攻击电路设计方法

在线全文

学校读者我要写书评

暂无评论

国防科技大学学报 2009年第6期31卷 18-24页

作者：乐大珩李少青张民选国防科技大学并行与分布处理国防科技重点实验室湖南长沙410073

动态差分逻辑是一种典型的电路级差分功耗攻击(DPA)防护技术。这种技术通过使逻辑门保持恒定的翻转率来降低电路功耗与数据信号之间的相关性。介绍了一种新型的、基于查找表(Look-Up-Table,LUT)结构的动态差分逻辑(LBDL),以及基于这种... 详细信息

动态差分逻辑是一种典型的电路级差分功耗攻击(DPA)防护技术。这种技术通过使逻辑门保持恒定的翻转率来降低电路功耗与数据信号之间的相关性。介绍了一种新型的、基于查找表(Look-Up-Table,LUT)结构的动态差分逻辑(LBDL),以及基于这种逻辑的集成电路设计方法。该设计方法仅需在传统的半定制设计流程中添加少量的替换操作就可以实现,因而比其他完全需要全定制设计的动态差分逻辑具有更好的实用性。而相对同样适用于半定制实现的动态差分逻辑WDDL(Wave Dynamic Differential Logic),LBDL逻辑解决了逻辑门翻转时刻与数据信号之间的相关性,从而比WDDL逻辑具有更好的功耗恒定性。实验结果表明,该设计方法能够有效实现具有抗DPA攻击性能的电路。

关键词：安全芯片 DPA攻击动态差分逻辑

一种基于寄存器翻转时刻随机化的抗DPA攻击技术

在线全文

学校读者我要写书评

暂无评论

计算机研究与发展 2012年第3期49卷 491-498页

作者：乐大珩齐树波李少青张民选国防科学技术大学计算机学院长沙410073

在密码算法电路中寄存器翻转时刻随机化对芯片抗DPA(differential power analysis)攻击能力有很大影响,因此提出了一种基于寄存器翻转时刻随机化的抗DPA攻击技术,其核心是利用不同频率时钟相位差的变化实现电路中关键寄存器翻转时刻的... 详细信息

在密码算法电路中寄存器翻转时刻随机化对芯片抗DPA(differential power analysis)攻击能力有很大影响,因此提出了一种基于寄存器翻转时刻随机化的抗DPA攻击技术,其核心是利用不同频率时钟相位差的变化实现电路中关键寄存器翻转时刻的随机变化.针对跨时钟域的数据和控制信号,提出了需要满足的时序约束条件的计算方法,同时还分析了不同时钟频率对寄存器翻转时刻随机化程度的影响.以AES密码算法协处理器为例,实现了所提出的寄存器翻转时刻随机化技术,通过实验模拟的方法验证了理论分析的正确性.实验结果显示,在合理选择电路工作时钟频率的情况下,所提出的技术能够有效提高密码算法电路的抗DPA攻击性能.

关键词：差分功耗攻击高级加密标准防护技术随机化多时钟域

在线全文

学校读者我要写书评

暂无评论

低功耗存储器设计研究及在ROM中的实现

低功耗存储器设计研究及在ROM中的实现

作者：乐大珩国防科学技术大学

学位级别：硕士

随着集成电路的密度和工作频率按照摩尔定律所描述的那样持续增长，低功耗系统的设计成为了设计者们所关注的焦点。在微处理器特别是SoC(系统集成芯片)中，由于存储器占据了芯片功耗的很大部分，因此低功耗存储器的设计技术对集成电路... 详细信息

随着集成电路的密度和工作频率按照摩尔定律所描述的那样持续增长，低功耗系统的设计成为了设计者们所关注的焦点。在微处理器特别是SoC(系统集成芯片)中，由于存储器占据了芯片功耗的很大部分，因此低功耗存储器的设计技术对集成电路发展具有重要意义。随着高性能处理器中嵌入式存储器的大量使用，对存储器的速度、面积和功耗三个方面的性能都有很高要求。而由于这三个参数之间的相互约束关系，存储器低功耗技术往往会引起速度和面积的开销。因此，以较低的开销换取低功耗性能是存储器低功耗技术的设计难点。本文研究了存储器低功耗设计技术，采用全定制设计方法在0.18μm CMOS工艺下设计实现了一款64kb(4k×16bit)的ROM，完成了从逻辑设计、版图设计到最终投片测试设计的全部设计流程。该ROM采用本文提出的带充电补偿电路的选择性预充电结构，取得了明显的功耗优化效果。在典型情况下，数据读取时间为1.35ns，500MHz下平均功耗和峰值功耗分别为28.2mW和84.6mW。与同等工艺下编译器生成的ROM相比，采用低功耗结构的ROM平均功耗节省了65％以上，数据读取延迟减少30％左右，而面积开销小于3％。另外，本文还针对IP核投片测试提出一种扫描测试电路结构，能够实现测试芯片的扫描测试和高速内建自测试(BIST)。

关键词：低功耗设计 ROM 全定制设计选择性预充电逻辑功效扫描测试内建自测试

面向片上网络路由器漏流功耗优化的自适应缓冲管理策略

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

计算机研究与发展 2011年第12期48卷 2400-2409页

作者：齐树波李晋文乐大珩赵天磊张民选国防科学技术大学计算机学院长沙410073

随着单芯片上集成处理器数量的增加,片上网络逐渐成为多核处理器中非常有前景的互连结构.互连网络成为片上多处理器功耗的重要消耗部件之一.而输入缓冲器是路由器漏流功耗的最大消耗单元,采用门控电源是降低其漏流功耗的有效手段.自适... 详细信息

随着单芯片上集成处理器数量的增加,片上网络逐渐成为多核处理器中非常有前景的互连结构.互连网络成为片上多处理器功耗的重要消耗部件之一.而输入缓冲器是路由器漏流功耗的最大消耗单元,采用门控电源是降低其漏流功耗的有效手段.自适应缓冲管理策略能够根据网络中通信量,自适应地关闭/打开缓冲的一部分,从而降低路由器漏流功耗.而为了减小对网络延迟的影响,该策略中采用的提前唤醒技术能够隐藏缓冲的唤醒延迟.在网络注入率较低情况下,两项缓冲不关闭策略下的网络延迟几乎不受唤醒延迟影响.模拟结果显示,在4×4的二维Mesh中,即使网络注入率为0.7,漏流功耗的节约率依然可以高达46%;网络注入率小于0.4时,两项缓冲不关闭策略下的网络延迟最大仅仅增加了3.8%.

关键词：片上网络路由器动态功耗漏流功耗自适应缓冲管理

在线全文

学校读者我要写书评

暂无评论

一种新型的抗DPA攻击可配置逻辑结构

电子学报 2011年第2期39卷 453-457页

作者：乐大珩张民选李少青孙岩谷晓忱国防科技大学并行与分布处理国防科技重点实验室湖南长沙410073

DPA(Differential Power Analysis)攻击的强度取决于芯片电路功耗与所处理的数据之间的相关性以及攻击者对算法电路实现细节的了解程度.本文结合动态差分逻辑和可配置逻辑的特点,提出了一种具有抗DPA攻击能力的双端输出可配置逻辑(DRCL:... 详细信息

DPA(Differential Power Analysis)攻击的强度取决于芯片电路功耗与所处理的数据之间的相关性以及攻击者对算法电路实现细节的了解程度.本文结合动态差分逻辑和可配置逻辑的特点,提出了一种具有抗DPA攻击能力的双端输出可配置逻辑(DRCL:Dual-Rail Configurable Logic).该逻辑一方面具有与数据取值无关的信号翻转率和信号翻转时刻,因而能够实现很好的功耗恒定特性;另一方面去除了电路结构与电路功能之间的相关性,从而可以阻止攻击者通过版图逆向分析的方法窃取算法电路实现细节.实验结果表明,DRCL比典型的抗DPA攻击逻辑WDDL(Wave Dynamic Differential Logic)具有更好的功耗恒定性,因而具有更强的DPA攻击防护性能.

关键词：安全芯片旁路攻击功耗分析攻击动态差分逻辑可配置逻辑

在线全文

学校读者我要写书评

暂无评论

一种抗DPA攻击的双轨信号平行布线方法

计算机工程与科学 2011年第4期33卷 50-55页

作者：乐大珩齐树波张民选并行与分布处理国防科技重点实验室湖南长沙410073

双轨预充电逻辑是一种有效的差分功耗分析(DPA)攻击防护技术,其需要解决的关键问题在于必须保证互补的双轨信号线具有对称的电容负载。本文提出了一种双轨信号布线方法,能够基于商用的布局布线EDA工具实现双轨信号的平行布线,从而实现... 详细信息

双轨预充电逻辑是一种有效的差分功耗分析(DPA)攻击防护技术,其需要解决的关键问题在于必须保证互补的双轨信号线具有对称的电容负载。本文提出了一种双轨信号布线方法,能够基于商用的布局布线EDA工具实现双轨信号的平行布线,从而实现电容负载对称的目的。本方法首先利用EDA工具在奇数个布线轨道中对单轨网表进行布线,然后将信号线复制并平移到相邻的布线轨道得到双轨信号布线结果。这样,每对双轨信号线都有相同的布线结构,因而具有相同的电容负载。利用所提出的平行布线方法实现了一个AES加密协处理器,实验结果表明平行布线的双轨信号电容负载具有优异的对称性。

关键词：差分功耗分析攻击双轨预充电逻辑平行布线

在线全文

学校读者我要写书评

暂无评论

硬件木马特征与检测技术

硬件木马特征与检测技术

一种面向片上互连的自适应通道双缓冲延迟模型

计算机学会第十五届计算机工程与工艺年会暨第一届微处理器...

作者：隋强乐大珩李少青国防科技大学计算机学院

随着芯片设计与制造的全球化进程不断深化以及广泛采用的第三方支持(IP核),在芯片中植入硬件木马电路变得越来越容易,给芯片安全带来了严重威胁。近几年,国际上关于硬件木马的实现与防护研究得到了越来越多的关注与投入,提出了一些硬件... 详细信息

随着芯片设计与制造的全球化进程不断深化以及广泛采用的第三方支持(IP核),在芯片中植入硬件木马电路变得越来越容易,给芯片安全带来了严重威胁。近几年,国际上关于硬件木马的实现与防护研究得到了越来越多的关注与投入,提出了一些硬件木马设计思想及其防测技术,但尚未有成熟有效的检测方案出现。国内对该领域的研究仍处于起步阶段,鲜有研究成果。本文总结分析了硬件木马的类型特征,对已提出防测硬件木马技术进行了综合分析,并总结归纳了基于旁路检测技术的硬件木马综合检测方案。

关键词：芯片安全硬件木马检测技术

来源： cnki会议评论

在线全文

cnki会议

学校读者我要写书评

暂无评论

计算机工程与科学 2012年第9期34卷 58-63页

作者：齐树波李晋文乐大珩赵天磊张民选并行与分布处理国防科技重点实验室湖南长沙410073

随着集成电路工艺的等比例缩小,互连线延迟相对门延迟增加,导致报文在片上网络路由器之间的传输需要多个时钟周期。但是,在基于信用点流控策略中,物理链路中的寄存器在发生拥塞时不能够缓冲报文。因此,本文提出了一种自适应的通道双缓... 详细信息

随着集成电路工艺的等比例缩小,互连线延迟相对门延迟增加,导致报文在片上网络路由器之间的传输需要多个时钟周期。但是,在基于信用点流控策略中,物理链路中的寄存器在发生拥塞时不能够缓冲报文。因此,本文提出了一种自适应的通道双缓冲结构,能够在发生拥塞时缓冲报文。通过门级电路的设计和分析,根据逻辑努力方法建立了CDB的延迟模型。延迟模型的准确性利用Synopsys时序分析工具Prime Time在TSMC的65nm工艺库下被验证,两者相差不超过一个τ4。结果表明,在32nm工艺下,1mm长的半全局互连线通道双缓冲(CDB)和简单流水线(SPLS)所需要的级数相同。

关键词：片上网络通道双缓冲延迟模型

彩绘文物中蛋白类混合胶料的相互作用与稳定性研究

在线全文

学校读者我要写书评

暂无评论

光谱学与光谱分析 2024年第7期44卷 1946-1951页

作者：李昱珩杨璐葛若晨中国-中亚人类与环境“一带一路”联合实验室(西北大学) 陕西西安710127 文化遗产研究与保护技术教育部重点实验室(西北大学) 陕西西安710127 西北大学文化遗产学院陕西西安710127

皮胶、蛋类和奶类作为彩绘文物中常见的胶结材料,在我国古代存在混合使用的工艺。为探究这类混合胶料体系内部各组分的相互作用与其在光热老化条件下的稳定性,深入了解彩绘文物的劣化机理,使用扫描电子显微镜、傅里叶红外光谱仪以及热重... 详细信息

皮胶、蛋类和奶类作为彩绘文物中常见的胶结材料,在我国古代存在混合使用的工艺。为探究这类混合胶料体系内部各组分的相互作用与其在光热老化条件下的稳定性,深入了解彩绘文物的劣化机理,使用扫描电子显微镜、傅里叶红外光谱仪以及热重-差示扫描量热仪等分析方法,对鸡蛋-皮胶、牛奶-皮胶与牛奶-鸡蛋三种混合胶料的稳定性与蛋白质二级结构进行了表征。结果表明,以上胶料经过混合后,热稳定性与光稳定性相较单一胶料均显著升高。红外光谱显示,样品经过老化之后谱峰加宽,波数范围位于1600~1700 cm^(-1)之间的蛋白质特征谱带酰胺Ⅰ带向低波数方向移动。酰胺Ⅰ带高斯拟合结果显示,随着混合比例的变化,混合胶料中有序结构的含量呈现出先升后降的趋势,在有序结构含量最高的样品中,无规卷曲结构含量也达到较低的水平。同时,鸡蛋-皮胶的混合比例介于1∶1~1∶2之间时,有序结构的含量高于任意单一胶料,最高可达64.87%,其稳定性最强。经过老化的胶料蛋白质二级结构含量均发生变化,有序的α-螺旋结构整体呈现下降趋势,无规卷曲结构则明显上升,而几种混合胶料α-螺旋结构的含量依旧高于单一胶料,可见混合胶料具有更强的稳定性。热重分析结果同样表明,老化前后混合胶料的热稳定性均高于单一胶料,推测是因为混合体系中蛋白质与蛋类、奶类中的脂质相结合,蛋白质与脂质的相互作用进一步促进了蛋白质结构稳定性的提升。本研究从稳定性的角度分析了彩绘文物中的混合胶料,为研究古代胶料的老化机理和保护方法提供了参考。

关键词：蛋白质二级结构混合胶料红外光谱分析热重分析