检索结果-南通市图书馆

一种异常V_(ramp)I-V曲线分析及其应用探讨

在线全文

学校读者我要写书评

暂无评论

中国集成电路 2009年第10期18卷 59-63页

作者：简维廷何俊明张荣哲赵永中芯国际上海201203

讨论分析了Vramp测试方法,说明了I-V曲线的特性。就一个异常案例中测得的I-V曲线展开了分析,说明了曲线异常背后的原因,揭示了Vramp测试结果和等离子所致损伤之间的关联。结合其它可靠性测试项目的结果,成功地进行了氧化层性能快速评估... 详细信息

讨论分析了Vramp测试方法,说明了I-V曲线的特性。就一个异常案例中测得的I-V曲线展开了分析,说明了曲线异常背后的原因,揭示了Vramp测试结果和等离子所致损伤之间的关联。结合其它可靠性测试项目的结果,成功地进行了氧化层性能快速评估,丰富了Vramp测试的应用。

关键词： Vramp测试 I—V曲线栅氧化层性能可靠性风险评估

在线全文

学校读者我要写书评

暂无评论

产品可靠性测试失效的预分析

中国集成电路 2009年第12期18卷 51-55页

作者：刘云海简维廷张荣哲董伟淳中芯国际上海201203

产品可靠性测试的失效分析是半导体失效分析的重要也是极具挑战性的部分。而物性失效分析前的预分析(包括电性失效分析)又是整个产品可靠性失效分析中的关键步骤。充分和合理的预分析是提高物性失效分析成功率的重要保障。本文主要根据... 详细信息

产品可靠性测试的失效分析是半导体失效分析的重要也是极具挑战性的部分。而物性失效分析前的预分析(包括电性失效分析)又是整个产品可靠性失效分析中的关键步骤。充分和合理的预分析是提高物性失效分析成功率的重要保障。本文主要根据不同的产品可靠性测试的失效类型和机理来介绍常用的预分析方法和手段,并通过具体的实例图片来阐述预分析的重要作用。将预分析融合于产品可靠性失效分析中,将取得事半功倍的效果。

关键词：产品可靠性无损失效分析电性失效分析物性失效分析

在线全文

学校读者我要写书评

暂无评论

电迁移测试中模型参数估计方法的比较

中国集成电路 2009年第11期18卷 60-64页

作者：马瑾怡杨斯元简维廷张荣哲中芯国际上海201203

电迁移(Electro-Migration,EM)是集成电路可靠性研究的重要项目之一。本文基于JESD63,基于最小二乘法(LSE)和基于极大似然估计(MLE)来研究不同的统计方法对电迁移的样本估计(t50,σ)和模型参数估计(Ea,n)的影响,并列举了不同统计方法在... 详细信息

电迁移(Electro-Migration,EM)是集成电路可靠性研究的重要项目之一。本文基于JESD63,基于最小二乘法(LSE)和基于极大似然估计(MLE)来研究不同的统计方法对电迁移的样本估计(t50,σ)和模型参数估计(Ea,n)的影响,并列举了不同统计方法在不同情况下的应用。为电迁移的数据分析提供了更多更灵活的处理方法,此外,对TDDB(Time Dependent Dielectric Breakdown)的参数估计同样适用。

关键词：电迁移模型参数估计统计方法

高漏压低栅压条件下N型MOSFET热载流子注入效应研究

在线全文

学校读者我要写书评

暂无评论

中国集成电路 2015年第3期24卷 62-66,87页

作者：单文光宋永梁许晓锋吴启熙赵永简维廷中芯国际集成电路制造(上海)有限公司上海201203

本文研究了N型MOSFET在高漏压低栅压条件下的热载流子注入效应。在3.3V N型MOSFET的漏端和栅极上分别加上5.5V和0.65V电压,发现在电应力条件下的漏端电流Id随着施加应力的时间增加而增大。导致这个现象的主要机制是漏端附近氧化层中产... 详细信息

本文研究了N型MOSFET在高漏压低栅压条件下的热载流子注入效应。在3.3V N型MOSFET的漏端和栅极上分别加上5.5V和0.65V电压,发现在电应力条件下的漏端电流Id随着施加应力的时间增加而增大。导致这个现象的主要机制是漏端附近氧化层中产生了带正电荷的缺陷。另外还发现,在栅极施加反方向电压,漏端电流Id并不能发生恢复。但是125℃烘烤8小时后,漏端电流Id会发生恢复,表明空穴在加热时得到足够的能量而从缺陷陷阱中跃迁出来。此外,本文在通过研究工艺改进来提升HCI的性能中,发现在合适的氮化硅退火温度和轻掺杂漏区(Lightly Doped Drain,LDD)掺杂浓度能有效的降低NMOSFET空穴注入。

关键词：热载流子注入空穴恢复 LDD 射频功率放大器

在线全文

学校读者我要写书评

暂无评论

NROM器件位线失效分析

中国集成电路 2009年第8期18卷 79-83页

作者：陈险峰陈文桥王玉科苏凤莲郭强简维廷中芯国际集成电路制造(上海)有限公司上海201203

NROM(Nitride Read Only Memory)位线(Bit Line,BL)是通过离子注入的方式,由硅衬底掺杂形成的源极/漏极区组成,被称作埋入式位线(Buried BL)。由于衬底掺杂及其浓度分布无法直接通过扫描电子显微镜(SEM)或透射电子显微镜(TEM)剖面形貌... 详细信息

NROM(Nitride Read Only Memory)位线(Bit Line,BL)是通过离子注入的方式,由硅衬底掺杂形成的源极/漏极区组成,被称作埋入式位线(Buried BL)。由于衬底掺杂及其浓度分布无法直接通过扫描电子显微镜(SEM)或透射电子显微镜(TEM)剖面形貌分析的方法获得,并且单一结区形貌很难反映整个器件的特性,所以在由掺杂引起的器件失效分析过程面临很大的挑战。本文结合深亚微米NROM制程中,晶圆级电性测试(wafer accept test,WAT)参数Pt(BL到BL之间的击穿电压)和Ioff(关态电流)失效分析的案例,介绍了一种新的物性失效分析方法—间接剥层的方法来显示衬底形貌,可以清晰地观察到埋入式位线的失效区域。

关键词：失效分析 NROM 位线

在线全文

学校读者我要写书评

暂无评论

集成电路可靠性介绍

集成电路应用 2008年第7期25卷 52-52页

作者：郭强简维廷黄宏嘉中芯国际

可靠性的定义是系统或元器件在规定的条件下和规定的时间内，完成规定功能的能力。从集成电路的诞生开始，可靠性的研究测试就成为IC设计、制程研究开发和产品生产中的一个重要部分。

关键词：电路可靠性集成电路 IC设计产品生产研究开发元器件