检索结果-南通市图书馆

硅条探测器前端ASIC芯片测试系统电路设计

在线全文

学校读者我要写书评

暂无评论

核技术 2008年第3期31卷 229-232页

作者：千奕苏弘徐四九李小刚中国科学院近代物理研究所

介绍一种前端读出专用集成电路(ASIC,Application-Specific Integrated Circuit)芯片性能测试系统的电路设计与实现。该ASIC芯片可用于构成硅微条探测器、硅条、Si(Li)和CsI探测器的前端读出电子学系统。本文详细描述了测试系统的构成,... 详细信息

介绍一种前端读出专用集成电路(ASIC,Application-Specific Integrated Circuit)芯片性能测试系统的电路设计与实现。该ASIC芯片可用于构成硅微条探测器、硅条、Si(Li)和CsI探测器的前端读出电子学系统。本文详细描述了测试系统的构成,主要电路设计,系统应用以及部分测试结果,并简要介绍了被测ASIC芯片的电路结构。

关键词：硅条探测器前端ASIC 测试系统硬件设计

在线全文

学校读者我要写书评

暂无评论

基于CPLD多路QAC的逻辑电路设计

核电子学与探测技术 2006年第6期26卷 824-827页

作者：李勇苏弘李素琴彭宇千奕中国科学院近代物理研究所

主要介绍了多道电荷幅度转换器(QAC)的逻辑电路部分。包括积分控制电路和仲裁电路。用可程逻辑器件CPLD来构建这部分电路,和常规的逻辑器件相比其突出特点是:元件少、成本低、功耗低。并且在速度上完全可以替代ECL器件,适合于构建大型... 详细信息

主要介绍了多道电荷幅度转换器(QAC)的逻辑电路部分。包括积分控制电路和仲裁电路。用可程逻辑器件CPLD来构建这部分电路,和常规的逻辑器件相比其突出特点是:元件少、成本低、功耗低。并且在速度上完全可以替代ECL器件,适合于构建大型的逻辑电路。

关键词：多路 QAC CPLD设计

在线全文

学校读者我要写书评

暂无评论

长时间无零漂积分器中的单元积分电路

核技术 2006年第6期29卷 463-465页

作者：徐四九苏弘李勇李素琴千奕吴鸣彭宇中国科学院近代物理研究所

本文论述了应用在长时间无零漂积分器中的单元积分电路的原理与设计。该电路结合了零点补偿和基于斩波思想的分段积分两项技术,主要解决传统模拟积分器存在的积分零漂问题,使积分零漂减小到极低的水平,积分1000s绝对积分零漂典型值为16.... 详细信息

本文论述了应用在长时间无零漂积分器中的单元积分电路的原理与设计。该电路结合了零点补偿和基于斩波思想的分段积分两项技术,主要解决传统模拟积分器存在的积分零漂问题,使积分零漂减小到极低的水平,积分1000s绝对积分零漂典型值为16.7mV,同时也改善了由于积分泄漏引起的非线性误差。该电路的研制完成为进一步设计用于托卡马克装置上电磁测量的长时间积分器系统奠定了基础。

关键词：积分电路极低漂移零点补偿

在线全文

学校读者我要写书评

暂无评论

PPAC探测器的多通道滤波成形芯片设计

核电子学与探测技术 2015年第11期35卷 1146-1149页

作者：蒲天磊千奕苏弘王晓辉中国科学院近代物理研究所兰州730000 中国科学院大学北京100049

为提升平行板雪崩计数器(PPAC)的使用性能,设计了一款具有50 ns和100 ns两档达峰时间的四通道滤波成形专用集成电路(ASIC)芯片。该ASIC芯片与已有的前放芯片结合可实现PPAC的信号读出。芯片内每个通道包括极零相消、低通滤波成形及输出... 详细信息

为提升平行板雪崩计数器(PPAC)的使用性能,设计了一款具有50 ns和100 ns两档达峰时间的四通道滤波成形专用集成电路(ASIC)芯片。该ASIC芯片与已有的前放芯片结合可实现PPAC的信号读出。芯片内每个通道包括极零相消、低通滤波成形及输出电路。输入动态范围-0.8^+0.8 V内的线性度达到0.2%;-3 d B带宽噪声不高于60μV;芯片功耗30 m W;面积为2.6 mm×1.25 mm。

关键词：平等板雪崩计数器滤波成形专用集成电路

在线全文

学校读者我要写书评

暂无评论

中子墙探测器前端读出电子学电路设计的改进

核技术 2008年第6期31卷 476-480页

作者：吴鸣苏弘彭宇李小刚马晓利千奕刘义才中国科学院近代物理研究所

本文介绍了一种基于复杂可编程逻辑器件设计的大规模探测器前端电子学系统电路,提出了一种优化的电路设计,它的主要功能是对中国科学院近代物理研究所在建的中子墙探测器的输出信号进行处理,实现了多路的信号甄别,能量-幅度装换(QAC),时... 详细信息

本文介绍了一种基于复杂可编程逻辑器件设计的大规模探测器前端电子学系统电路,提出了一种优化的电路设计,它的主要功能是对中国科学院近代物理研究所在建的中子墙探测器的输出信号进行处理,实现了多路的信号甄别,能量-幅度装换(QAC),时间-幅度转换(TAC),多道信号输出等功能。突出特点:采用新型DMOS开关,测量精度高、功耗低、速度快、元件少等。在大型探测器阵列前端电子学系统中有着广泛的应用前景。

关键词：探测器 CPLD 能量-幅度装换(QAC) 时间-幅度转换(TAC) DMOS

Trigger design for a gamma ray detector of HIRFL-ETF

在线全文

学校读者我要写书评

暂无评论

Chinese Physics C 2013年第10期37卷 49-55页

作者：杜中伟苏弘千奕孔洁 State Key Laboratory of Particle Detection & Electronics University of Science and Technology of China Institute of Modern Physics Chinese Academy of Sciences

The Gamma Ray Array Detector （GRAD） is one subsystem of HIRFL-ETF （the External Target Facility （ETF） of the Heavy Ion Research Facility in Lanzhou （HIRFL））. It is capable of measuring the energy of gamma-rays with 1024 CsI scintillators in in-beam nuclear experiments. The GRAD trigger should select the valid events and reject the data from the scintillators which are not hit by the gamma-ray. The GRAD trigger has been developed based on the Field Programmable Gate Array （FPGAs） and PXI interface. It makes prompt trigger decisions to select valid events by processing the hit signals from the 1024 CsI scintillators. According to the physical requirements, the GRAD trigger module supplies 12-bit trigger information for the global trigger system of ETF and supplies a trigger signal for data acquisition （DAQ） system of GRAD. In addition, the GRAD trigger generates trigger data that are packed and transmitted to the host computer via PXI bus to be saved for off-line analysis. The trigger processing is implemented in the front-end electronics of GRAD and one FPGA of the GRAD trigger module. The logic of PXI transmission and reconfiguration is implemented in another FPGA of the GRAD trigger module. During the gamma-ray experiments, the GRAD trigger performs reliably and efficiently. The function of GRAD trigger is capable of satisfying the physical requirements.

关键词： gamma-ray detector trigger system field programmable gate array (FPGA)

在线全文

学校读者我要写书评

暂无评论

多路谱仪放大器输出信号的读出与数据采集

核电子学与探测技术 2009年第3期29卷 501-504,507页

作者：孔洁苏弘董成富千奕中国科学院近代物理研究所甘肃兰州730000 中国科学院研究生院北京100049

简要介绍一个针对多路谱仪放大器的读出与数据采集方法与系统。该系统基于16通道门积分/选通输出电路和通用PXI-DAQ卡构建。利用Lab Windows/CVI平台构建虚拟仪器,灵活地将计算机、硬件、软件结合起来,设计了一个读出与数据采集系统。... 详细信息

简要介绍一个针对多路谱仪放大器的读出与数据采集方法与系统。该系统基于16通道门积分/选通输出电路和通用PXI-DAQ卡构建。利用Lab Windows/CVI平台构建虚拟仪器,灵活地将计算机、硬件、软件结合起来,设计了一个读出与数据采集系统。在该系统中,一个ADC通道可以面对16个谱仪放大器的输出,有效地提高了系统的集成度,降低了数据采集系统的成本。该设计为利用通用型谱仪放大器构建数百参数的信号读出与数据采集系统提供了一种新的方法。通过实验验证,证明该系统具有智能化、可靠性高、实时性强、成本低等优点。

关键词：多路谱仪放大器读出数据采集 PXI-6133 Lab windows/CVI

在线全文

学校读者我要写书评

暂无评论

微弱电流I-V转换电路保护环设计

核电子学与探测技术 2017年第5期37卷 531-535页

作者：牛晓阳千奕杨海波佘乾顺孔洁苏弘中国科学院近代物理研究所兰州730000 中国科学院大学北京100049

针对微弱信号电路易受干扰和输入端泄漏电流影响测量精度问题,对电路进行了保护环的设计。该电路分别采用T型反馈电阻网络和单个大电阻反馈网络,选择输入电阻足够大、偏置电流小的运算放大器进行设计。EMI仿真和实验结果都表明保护环的... 详细信息

针对微弱信号电路易受干扰和输入端泄漏电流影响测量精度问题,对电路进行了保护环的设计。该电路分别采用T型反馈电阻网络和单个大电阻反馈网络,选择输入电阻足够大、偏置电流小的运算放大器进行设计。EMI仿真和实验结果都表明保护环的引入提高了电路的抗干扰性,从而显著地提升了电路的灵敏度、测量的精度和稳定性。

关键词：微弱电流测量保护环抗干扰性 EMI仿真

一种新型电荷灵敏前置放大器和成形峰保持混合电路

在线全文

学校读者我要写书评

暂无评论

核电子学与探测技术 2007年第6期27卷 1005-1008页

作者：苏弘董成富彭宇千奕徐四九吴鸣刘义才中科院近代物理研究所甘肃兰州730000

本文介绍一种我们研制的新型电荷灵敏前置放大器和成形放大与峰保持混合电路,该电路采用了新的设计方案,它采用电荷灵敏前置放大器将探测器信号预放大后,再经过放大成形和峰值保持,以便后继电路采样和进行数据的处理。放大器信号成形时... 详细信息

本文介绍一种我们研制的新型电荷灵敏前置放大器和成形放大与峰保持混合电路,该电路采用了新的设计方案,它采用电荷灵敏前置放大器将探测器信号预放大后,再经过放大成形和峰值保持,以便后继电路采样和进行数据的处理。放大器信号成形时间为0.5μs;1μs;2μs三档可调,放大倍数为×10;×100两档选择,峰保持时间为6μs,它具有噪声低;体积小;电路结构简单;价格低等特点,并且对整个电路做了较详细的阐述。

关键词：电荷灵敏前放成形放大峰保持混合电路