基于多项式结构的自适应预失真

作     者：李承洋 

作者单位：电子科技大学 

学位级别：硕士

导师姓名：何松柏

授予年度：2023年

学科分类：080902[工学-电路与系统] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 

主      题：射频功率放大器 数字预失真 多项式 现场可编程门阵列 通道失真 

摘      要：面对万物互联的信息时代,为获得更高的数据传输效率,移动通信系统不断朝着大带宽、低延时等方向发展,同时为获得更优异的频谱利用率,大量非恒定包络高阶调制技术被采用。这些特性均向无线发射机提出了巨大的挑战,一方面,在大带宽信号激励下,射频功率放大器难以避免地呈现出包括深度记忆效应在内的复杂非线性行为,另一方面,发射机本身具有的通道失真特性将愈加明显,并与功放非线性互相影响,而进一步损坏通信误码率。目前广泛应用的数字预失真一般为依托于异构平台实现的低速系统,成本较高且面对低延时场景较为乏力。针对上述问题,本文主要工作和创新点如下:(1)本文对宽带功放多项式模型进行了研究。在对多项式模型基函数、计算精度及复杂度等特征进行分析的基础上,指出模型在实际通信系统中面临计算精度与复杂度之间的平衡问题,并提出具备低复杂度特征的S-CMP模型。结合迭代结构优化多项式传递阵列,基于FPGA平台实现了可重构S-CMP预失真器,对100MHz带宽信号激励下的功放进行模型精度测试,经验证,在非线性阶数9、记忆深度3时,其相较于MP、1-DDR等模型NMSE分别提升5.28d B、2.77d B,且在保持与GMP模型精度相当的情况下复杂度仅为其40%。(2)本文对预失真参数辨识算法进行了研究。对现有算法的硬件实现复杂度、收敛性能等关键因素进行了分析,为克服RLS算法传统实现结构逻辑并行度低的问题,引入了二维流式定向传播网络优化以提高算法计算效率,随后基于FPGA平台完成高速RLS参数学习引擎的设计实现。经对比测试,本文所实现方案极大提升了计算效率,如RLS滤波器抽头数14时,计算时间消耗仅约为ARM方案的2.02%,且随算法计算复杂度的增加,本文方案对计算效率的提升程度更高。(3)本文对自适应预失真系统硬件部署方案进行了研究。第一,搭建了基于RFSOC的预失真特征提取平台,并针对其通道失真问题进行了测试和理论分析,给出了分步时域滤波的校正方案,经测试,245.76MHz带宽激励信号在校正前后EVM分别为5.4277%及1.9028%。第二,在S-CMP预失真器及RLS参数学习引擎的基础上,结合预失真时延搜索器等关键设计完善自适应预失真系统,并成功部署于前述RFSo C平台。系统测试结果显示40MHz、80MHz带宽激励信号激励下功放输出信号ACPR分别校正至-50.3016/-50.6311d B及-46.4339/-44.5353dB。