一种极低功耗高电源抑制比LDO的设计

作     者：陈子玥 

作者单位：华中科技大学 

学位级别：硕士

导师姓名：余国义

授予年度：2022年

学科分类：080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 

主      题：低压差线性稳压器 自适应偏置电路 亚阈值基准 预调压电路 

摘      要：低压差线性稳压器(Low Dropout Regulator,LDO)是电源管理芯片中重要的一类。无片外电容型LDO凭借其易于集成、较好的线性调整率和负载调整率等优点,在模拟、射频和片上系统(System on Chip,So C)等电路系统中得到了广泛应用。然而,其静态功耗较大、大负载时电源抑制比(Power Supply Rejection Ratio,PSRR)较差等缺点,越来越难满足集成电路系统高能效和高性能的需求。因此,降低静态功耗、提高电源抑制比是当前LDO热点研究方向之一。本课题对CMOS工艺LDO进行了低功耗和高PSRR的研究和设计。为了降低LDO的静态功耗,采用自适应偏置技术和亚阈值电路设计技术,使误差放大器电路、基准电路和分压反馈网络的静态电流降到最小。另外,利用Native管产生亚阈值偏置电流,简化偏置电路的结构,使整体功耗进一步降低。为了提高LDO低频时的PSRR,采用预调压电路对内部的偏置电路和基准电路提供电源,避免输入电源纹波经误差放大器放大到功率管栅极,使LDO输出电压纹波减小。同时,电流镜自适应偏置电路可使误差放大器尾电流跟随负载电流的增加而线性增加,让LDO在全负载范围内都具有较高的环路增益,使LDO在低频时全负载范围内的PSRR得到提高。为了提高LDO电路的可靠性,设计了折返限流保护电路,使过流关断时的功耗损耗降低。本课题基于HHGrace 350 nm CMOS工艺和Cadence Spectre平台完成了所提出的LDO各模块电路的设计及仿真,整体电路的仿真,版图设计及后仿。仿真结果表明:LDO电路空载时的静态电流为604 n A@V=5 V,200 m A负载时的静态电流为6.13μA@V=5 V;低频时,环路增益为89 d B,PSRR为-69 d B;最大负载电流为300 m A,折返限流保护限定短路电流为90 m A。