基于积分结构SAR ADC滤波特性的分析

作     者：李怡 

作者单位：西安电子科技大学 

学位级别：硕士

导师姓名：路建民;靳亚东

授予年度：2022年

学科分类：0809[工学-电子科学与技术（可授工学、理学学位）] 080902[工学-电路与系统] 08[工学] 

主      题：积分链路模块 逐次逼近型模数转换器 滤波特性 高速积分运算 

摘      要：数字信号具有再生性强、有效性高、抗干扰能力强和便于加密等优点,所以在信息处理过程中,往往将所测的模拟信号映射到数字领域进行处理。模数转换器(ADC)作为混合信号处理过程中实现模数转换的必备器件,是现代电子系统的核心电路之一。随着集成电路技术的发展,数字领域的革新速度迅猛,ADC作为模拟系统和数字系统的接口,需要不断提高其功能和性能。在众多ADC架构中,逐次逼近型(SAR)ADC拥有高速高精度低功耗等优异的综合性能,且内部结构中数字模块占比较大,所以逐渐成为近些年的研究热点,但其精度相比于积分型ADC略低,故仍存在可提高之处。本文以SAR ADC构架为应用基础,吸取积分型ADC高精度的优点,设计一款可应用于SAR ADC的积分链路滤波模块,由于时钟上的匹配性,两者结合之后,能在保持原本SAR ADC高速的同时能进一步提高其精度,但其功耗会有小幅度的增大。本文的积分链路滤波模块与以往的滤波模块不同,是从时域的角度对信号和噪声特性进行分析,主要结构由积分运算电路、采样保持电路和开关电容运算电路组成,利用高速积分运算电路对信号进行预处理,实现噪声的平衡抵消过程;利用开关电容运算电路对信号进行后处理,实现有用信号的还原过程。最终将含有噪声的信号经过此积分模块之后,其信噪比提高了大约10 d B。其次,本文采用SMIC180 nm工艺,对所提出的基于积分结构的SAR ADC进行模块电路设计仿真,主要包含积分链路模块、采样保持器、动态比较器、电容阵列DAC、SAR逻辑电路和时序发生电路。在子模块电路设计中,为了实现高速积分过程,积分电路中的运放模块采用五级结构实现高带宽、高压摆率和高增益;为了最大程度的改善采样保持中的非线性误差,采用改进型自举栅压采样保持电路;为了实现高速、高增益、低失调、低回踢噪声等性能,比较器采用四级预放大器加一级锁存器和一级RS寄存器的组合结构。最终实现了一款12位,速度为12.5 MS/s的基于积分结构的SAR ADC,当输入频率为0.3 MHz的正弦信号时,其微分非线性(DNL)为-0.27/+0.24 LSB,积分非线性(INL)为-0.55/+0.4 LSB,有效位数(ENOB)为11.25位,信噪失真比(SNDR)为69.4 d B,无杂散动态范围(SFDR)为55.2 d B,总谐波失真(THD)为-85.9 d B。最后,对积分链路模块的滤波特性进行仿真验证,以一阶有源滤波器和二阶多重反馈滤波器为参考对比,分别输入10 Hz随机噪声和10 Hz对称噪声进行仿真,时域仿真结果清晰显示,本论文的积分链路模块呈现较好的滤波特性,故功耗量级相当的情况下,积分链路模块在SAR ADC电路中有着更好的滤波性能。