Virtex-5 FPGA芯片建模及位流生成技术研究

作     者：郑佳龙 

作者单位：西安电子科技大学 

学位级别：硕士

导师姓名：段振华;王小兵;顾斌

授予年度：2022年

学科分类：0809[工学-电子科学与技术（可授工学、理学学位）] 080902[工学-电路与系统] 08[工学] 

主      题：FPGA EDA软件 FPGA芯片建模 布线资源图 位流生成 

摘      要：FPGA拥有设计灵活、修改方便、开发成本低、开发周期短等众多优点,因此在通信、军事、航天、无人驾驶等领域均有愈发广泛的应用。FPGA的开发需要用到相应EDA软件。而目前商用的FPGA EDA软件主要由Xilinx和Intel等国外大公司垄断。这种垄断会形成技术依赖,也会存在断供的风险。在学术上,以VTR为代表的EDA软件主要面向简单的理论模型,且其流程做到布线即止,难以用于复杂的实际芯片。因此,研究实际FPGA的芯片建模和位流生成技术,实现一套可以应用于实际芯片的EDA软件,就是一项十分重要且必要的工作。本文以Xilinx Virtex-5 FPGA实际芯片为例,完成了一套基于VTR的EDA软件。使其可以实现行为综合、工艺映射、打包、布局、布线、位流生成这一整套的EDA流程。其中的主要工作,首先是对Virtex-5 FPGA进行符合实际结构的建模。其中包括芯片总体信息建模、可编程开关建模、布线资源信息建模、复杂逻辑块建模、逻辑块位置建模等。在建模中需要扩充建模方法,使其符合FPGA芯片的实际情况。在建模后,使程序正确对模型进行处理,完成行为综合、工艺映射、打包这三项流程。在布局布线前,本文重点完成了布线资源图的建立、处理与检验工作,生成了符合实际情况的布线资源图,将实际芯片中的相关模块抽象为有向图的数据结构,提供给后面布局布线流程使用。在生成布线资源图后,使程序能够正确运用布线资源图进行布局和布线流程。完成上面的流程后,就得到了行为综合和工艺映射生成的blif文件,打包生成的net文件,布局生成的place文件,以及布线生成的route文件。在生成四类网表文件后,本文对四类网表完成了解析处理,生成了XDL文件。在其中根据不同格式,提取出四类网表中的有效信息,并对相关XDL语句进行配置,使得生成的XDL语句可以反映网表中描述的信息。最后,借助XDL文件进一步生成位流文件。在完成开发工作后,本文对实现的EDA工具进行了测试。实验结果表明,该EDA工具可以对Virtex-5 FPGA完成从行为综合到位流生成的一整套EDA流程。