基于去雾加速器的数字水印系统设计

作     者：吴继婷 

作者单位：合肥工业大学 

学位级别：硕士

导师姓名：杜高明

授予年度：2021年

学科分类：08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

主      题：数字水印 关系型和线性内插 离散余弦变换 去雾加速器 硬件实现 

摘      要：随着互联网时代的发展,信息安全问题日益突出,数字水印作为版权保护和身份认证的手段备受关注。它常用于地质勘察和军事通信等领域。为了保护勘察信息,同时避免图像被恶意盗取和篡改,人们将需要保护的信息当作水印嵌入到图像中。又由于户外勘察会受到天气的影响,遇到雾霾天气时会使拍摄到的图像质量降低。为了提高图片的质量,去雾也成为研究的热点问题。针对以上问题,本文提出一种基于去雾加速器的数字水印系统,在去雾的同时,进行水印的嵌入,实现对去雾图像的实时保护。既保证了图像的安全性,也提高了图像的质量。本文的主要工作有:（1）提出一种基于关系型和线性内插相结合的水印算法。该算法在图像中嵌入灰度水印,其中对黑白像素点,仅采用关系型算法嵌入,对其它像素点,采用两种算法相结合嵌入。同时为了验证该算法的鲁棒性,对嵌入水印的图像进行椒盐噪声、高斯白噪声以及剪切等攻击。实验结果表明,在无任何攻击下,嵌入水印的图像峰值噪声比达到41d B,提取水印的归一化相关系数值为1,具有很好的不可感知性;经噪声攻击后提取水印的归一化相关系数值在0.7以上,具有一定的鲁棒性。（2）设计实现串、并行两种架构的数字水印硬件电路。串行架构通过采用数据复用技术设计离散余弦变换模块,通过复用加法器来减少资源;利用行列转换读写的单RAM转置模块实现转置功能,通过复用RAM,有效减少硬件资源。并行架构采用流水线设计方案,设计并行度为8的离散余弦变换模块作为底层功能单元,有效降低水印嵌入和提取的时间。基于FPGA的实验结果显示,串行架构比并行架构的LUT减少22.4%,寄存器减少40.9%,频率提高16.6%;并行架构比串行架构的计算时间减少约85.5%,吞吐量也有约6倍的提升。（3）设计实现一种基于去雾加速器的数字水印系统。该系统在对图像去雾的同时,还可以进行水印的嵌入,不但提高图像的质量,还保证了图像的安全性,从而有效抵抗恶意窃取。实验表明,基于去雾加速器的数字水印系统1s内可以处理38帧全高清（1920×1080）图像,满足实时要求。