基于Intel SoC FPGA的DMB发射机设计

作     者：焦石 

作者单位：重庆邮电大学 

学位级别：硕士

导师姓名：张红升

授予年度：2021年

学科分类：080903[工学-微电子学与固体电子学] 0810[工学-信息与通信工程] 080902[工学-电路与系统] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 081001[工学-通信与信息系统] 

主      题：DMB 发射机 SoC FPGA 

摘      要：目前商用数字多媒体广播发射系统存在设备复杂度高、集成度低的问题,特别是基带处理部分,缺少专用的处理架构,往往采用数块板卡相互配合完成基带编码调制功能,难以满足市场对数字广播系统小型化、低成本的需求。针对此问题,本文设计了一款基于SoC架构的数字多媒体广播单板发射机,实现单颗SoC FPGA芯片完成全部基带调制功能,以满足高集成度、可重构、可配置的设计目标,并根据数字广播发射机工作频段特点,设计专用的射频前端电路,完成发射系统样机。首先,论文对数字广播系统发射架构进行了研究,选用直接变频发射架构作为射频前端电路的设计方案,在此基础上,完成了DMB发射机的硬件系统设计,包括SoC FPGA核心硬件系统、正交数字上变频电路、低相位噪声频率源电路、滤波和放大电路等,采用12层PCB工艺,完成了发射机硬件系统的电路板设计。其次,基于团队自主研发的DMB基带调制IP完成了SoC架构的片上处理系统设计,实现单芯片完成DMB发射机基带调制的全部功能,并完成了整板发射机软件驱动设计和业务程序设计,包括系统镜像移植、硬件系统驱动、射频芯片的接口驱动及程序设计,实现了ARM硬核处理器与基带编码电路协同工作,完成了系统调制、编码以及射频信号发射的功能。最后,对本文设计的发射机样机进行了系统的测试。结果表明:（1）DMB发射机能正确发送业务数据,接收端可稳定解码;（2）射频输出信道功率不小于-10d Bm,调节步长0.1d B,频率范围170MHz～230MHz,调节步长1Hz,带外抑制不小于55d B,调制误差比为37.1d B,载噪比为69.6d B;（3）发射机电路板尺寸19.1cm×12.3cm,满足高集成度与高性能的要求。