空间通信中LDPC译码算法研究与译码器设计

作     者：王冰冰 

作者单位：中国科学院大学(中国科学院国家空间科学中心) 

学位级别：硕士

导师姓名：朱岩

授予年度：2021年

学科分类：07[理学] 08[工学] 070104[理学-应用数学] 081101[工学-控制理论与控制工程] 0825[工学-航空宇航科学与技术] 0701[理学-数学] 0811[工学-控制科学与工程] 

主      题：LDPC码 分层置信传播 高层次综合 译码器架构 

摘      要：近年来,中国航空航天事业飞速发展,航天任务的复杂度不断增大,航天器中有效载荷产生的数据的精度不断提高,使得地面与航天器间的数据传输量飞速增加。为尽可能地保障数据的可靠传输,迫切的需要一种强大的信道编码方案。低密度奇偶校验（LDPC）码由于其接近香农极限地优异性能,近年来被广泛的应用在各类数字通信标准中,如5G New Radio,802.11n。在空间通信领域,国际空间数据系统咨询委员会（CCSDS）与欧洲电信标准化协会（ETSI）针对不同的数据传输环境也分别设计了相应的LDPC码。在LDPC码的译码上,译码算法的优劣很大程度上影响着LDPC码的表现性能,译码器的设计则关乎通信系统的整体效率。本文对LDPC码译码算法与译码器的设计进行了深入的研究,主要的研究工作如下:（1）对当前LDPC译码算法的发展进行了充分调研,分析对比了各类译码策略在算法复杂度、误码率表现与收敛速度上的差异。在深入分析迭代译码策略的信息传播机制后提出了两种基于排序策略的改进型分层译码算法。第一种改进方法根据非规则LDPC码的奇偶校验阵（PCM）具有不同的行重、列重的特点,提出了一种先验的排序准则对PCM进行重组,使用重组后的PCM进行译码;第二种方法通过引入残差的概念来衡量译码信息的可信度,对于可信度较高的译码层优先译码。通过复杂度分析与性能仿真可以看到,与传统译码算法相比,本文提出的两种译码算法有着更低的误码率和更快的收敛速度。（2）传统上,在现场可编程门阵列（FPGA）上实现高速LDPC译码器需要使用硬件描述语言（HDL）进行手动调优,这需要开发人员了解硬件底层细节,在开发过程需要花费大量精力不断的进行仿真与验证,并且很难实现参数化的设计。本文中使用高层次综合（HLS）工具Vivado HLS设计了一种高效的LDPC译码器架构,利用软件开发语言的优点实现了参数化设计,只需极短时间即可实现不同码字的译码器。该译码器吞吐量可达150～300Mbps,同时具有较低的硬件资源占用,可满足当下空间通信中的数据传输需求,具有很高的实用价值。