基于FPGA的主板状态监测装置设计与实现

作     者：刘建文 

作者单位：中国科学院大学(中国科学院大学人工智能学院) 

学位级别：硕士

导师姓名：缪青海;杨晓君

授予年度：2020年

学科分类：080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

主      题：联合测试工作组 现场可编程门阵列 主板 可测性设计 状态监控 

摘      要：随着集成电路（Integrated Circuit,IC）工艺规模的越来越小和芯片集成规模越来越庞大,集成电路的设计技术得到了迅速的发展。随着集成电路技术向深亚微米甚至纳米级的发展,以及多核处理器体系结构的不断完善,处理器内部的数字逻辑和集成IP核的数量越来越多,这不仅对处理器的设计提出了更高的要求,但也给处理器测试带来了巨大的挑战。为测试而设计（DFT）作为一种解决这些测试问题的设计方法,受到业界的强烈关注。目的是在芯片正常功能不受到影响的前提下,在芯片设计过程中将芯片的测试问题一并考虑,通过在标准功能以外增加额外的测试电路来提高芯片的可测性,从而降低测试成本。本文针对项目组开发的处理器芯片设计了一款状态监控装置,并验证了其对处理器的辅助调试功能。为达到芯片的测试目标并提高其可测性,使用Xilinx Zynq-7000 FPGA设计了一块硬件调试开发板,并实现了通过JTAG接口监测处理器测试过程中运行状态及获取相关寄存器的值等功能。本文中所开发的板卡有很强的实用性,可以大大提高解决处理器缺陷的效率和准确性。最后,对上述状态监控装置的设计进行了处理器调试模式、数据转储、片上系统调试等功能的验证,确定各调试组件的设计满足需求,为处理器芯片的调试工作提供了有力支持,并对后续要支持的功能开发进行了展望。