低轨卫星通信中的LTE下行同步FPGA设计

作     者：王晗 

作者单位：西安电子科技大学 

学位级别：硕士

导师姓名：秦浩;冯桂福

授予年度：2019年

学科分类：08[工学] 0804[工学-仪器科学与技术] 080402[工学-测试计量技术及仪器] 

主      题：LTE 低轨卫星通信 下行同步 FPGA 

摘      要：在宽带移动网络高速发展的推动下,实现能够覆盖全球的宽带通信系统势在必行。地面LTE可以为人们提供高质量的通信服务,但是因为部署难度,一些偏远地区的用户还无法享受LTE服务,而低轨卫星通信服务具有覆盖全球各地的优势,因此低轨卫星通信和LTE的融合是目前的研究热点。但是将地面LTE技术应用到低轨卫星通信中也会面临很多困难,卫星信道的大频偏、低信噪比等特点会对信号的正确接收产生很大影响。在LTE系统中,基站发送信号的定时和频偏估计是在下行同步过程中完成的,本文主要针对低轨卫星信通信环境中的LTE下行同步方案进行研究,并对方案进行了FPGA设计和实现。论文首先阐述了低轨卫星通信、LTE通信以及下行同步算法与实现的研究现状和意义,介绍了LTE系统的一些相关技术。接下来,论文对下行同步过程中定时估计、整数倍和小数倍频偏估计、循环前缀(Cyclic Prefix,CP)类型检测和辅助同步信号(Secondary Synchronization Signal,SSS)检测的相关算法在典型的卫星信道模型下进行了仿真、对比和分析,给出了一套能够满足低轨卫星通信要求的LTE下行同步方案。其中定时估计使用性能优异且复杂度较低的AHC(Almost Half Complexity)算法,它的定时估计周期是5ms,能够跟上卫星通信时延的变化。同时,为了避免卫星信道中大频偏对定时位置的影响,采用定时和整数倍频偏联合估计的方法,增强了算法的性能,仿真结果表明,该方法对于30KHz以内的频偏都能准确估计。CP检测和小数倍频偏估计选用M点滑动自相关算法,SSS检测选用一般相干检测算法,仿真结果表明,这两种算法在低信噪比的条件下也有较好的检测性能,可以满足卫星通信的需要。然后基于给出的下行同步方案,使用Verilog语言设计与实现了卫星通信中的LTE下行同步模块。整个FPGA设计分为数据与时序控制、缓存、滑动控制、PSS检测、CP检测、频偏补偿、定时调整、正交频分复用(Orthogonal Frequency Division Multiplexing,OFDM)解调和SSS检测共9个模块。在实现过程中,利用SSS序列的性质将乘法运算转换为异或运算实现了SSS解扰的简化;把PSS检测和CP检测中相似的运算流程进行时间上的复用避免了硬件资源的浪费。接着搭建验证平台对所设计的FPGA下行同步模块功能进行了正确性验证。最后,基于Xilinx的XZCU2EGS芯片对FPGA下行同步模块进行了电路综合,结果表明,主要的硬件资源消耗在20%以内,最大工作时钟为183.15MHz,能够满足下行同步的实时性要求。